Examples with "a predecoder" and their translation in German
We couldn’t find this entry. Showing approximate results. Check your spelling or suggest adding this term to the dictionary.
A semiconductor memory according to claim 2, in which the address decoder (9,12,61) serves as a predecoder of the row decoder.
Halbleiterspeicher nach Anspruch 2, bei dem der Adressendecodierer (9, 12, 61) als Vordecodierer des Reihendecodierers dient.
The semiconductor memory according to Claim 2, further comprising a predecoder (26) predecoding an address output from said address switching circuit, and wherein said redundancy judgement circuit carries out said redundancy judgement in accordance with a predecode address output from said predecoder.
Halbleiterspeicher nach Anspruch 2, ferner mit einem Vordekodierer (26), der eine von der Adressenumschaltschaltung ausgegebenen Adresse vordekodiert, und bei dem die Redundanzentscheidungsschaltung die Redundanzentscheidung in Übereinstimmung mit einer von dem Vordekodierer vordekodierten Adresse ausführt.
Other results
Microprocessor having predecoder unit and main decoder unit operating in pipeline processing manner.
A decoding system as claimed in Claim 2, wherein said coupling means is configured for successively coupling at least all other of said transport streams to said predecoder.
Decodiersystem nach Anspruch 2, wobei das Kopplungsmittel konfiguriert ist, um aufeinanderfolgend mindestens alle anderen von diesen Transportströmen mit dem Vordecoder zu koppeln.
The semiconductor memory of claim 1 wherein the plurality of row decoders comprises a plurality of primary row decoders and one redundancy row predecoder.
Der Halbleiterspeicher nach Anspruch 1, wobei die Mehrzahl von Zeilendecodern eine Mehrzahl von primären Zeilendecodern und einen Redundanz-Zeilenvordecodierer enthält.
A decoding system as claimed in Claim 1, wherein said means for providing the transport decoder with the program specific information extracted by the predecoder includes said map means.
The predecoder (16) of claim 4 wherein the first logical combination and the second logical combination of signal values, respectively, differ from one another by a value of one binary signal of the parallel binary signals.
Vordekodierer (16) nach Anspruch 4, wobei die erste logische Verknüpfung und die zweite logische Verknüpfung von Signalwerten entsprechend sich voneinander durch einen Wert eines binären Signals der parallelen binären Signale unterscheiden.
A decoding system as claimed in Claim 1, wherein said coupling means has a plurality of inputs, each for a different one of said plurality of transport streams, and two outputs, one coupled to the transport decoder and the other coupled to the predecoder.
Decodiersystem nach Anspruch 1, wobei das Kopplungsmittel eine Vielzahl von Eingängen aufweist, jeder davon für einen anderen (Transportstrom) von der Vielzahl von Transportströmen, und zwei Ausgänge, wovon einer mit dem Transportdecoder gekoppelt ist und der andere mit dem Vordecoder gekoppelt ist.
A decoding system as claimed in Claim 1, further comprising means for constructing a map of channels and program specific information associated with channels using the program specific information extracted by said predecoder.
Decodiersystem nach Anspruch 1, außerdem umfassend Mittel, um mit Hilfe der programmspezifischen Information, die vom Vordecoder abgetrennt wird, ein Abbild der Kanäle und der den Kanälen zugehörigen programmspezifischen Information aufzubauen.
Distributed, highly configurable modular address predecoder
The multi-stage decoder circuit of claim 1 wherein the gating signals (GTi, GTj) output from said gating means (50,60) are the inverted phase of the ith/jth output signals (OUTi, OUTj) of corresponding predecoder blocks (10,30).
Mehrstufendecodiererschaltung nach Anspruch 1, wobei die von dem Ansteuermittel (50, 60) ausgegebenen Ansteuersignale (GTi, GTj) die invertierte Phase der i-ten/j-ten Ausgangssignale (OUTi, OUTj) von entsprechenden Vordecodiererblöcken (10, 30) sind.
The predecoder (16) of claim 3 wherein said decoding circuitry (162-226) comprises a plurality of decoders, each decoder of said plurality of decoders coupled to receive said address select signals (24) and each decoder for generating at least one row select signal.
Vordekodierer (16) nach Anspruch 3, wobei die Dekodier-Schaltung (162-226) eine Vielzahl von Dekodierern umfasst, wobei jeder der Vielzahl von Dekodierern gekoppelt ist, um die Adress-Selektsignale (24) zu empfangen und jeder Dekodierer zur Erzeugung von zumindest einem Zeilen-Selektsignal ausgebildet ist.
The predecoder (16) of claim 7 wherein the decoders of said plurality of decoders correspond in number with a number of logical combinations of signal values permitted of the parallel binary signals forming the address select signals (24).
Vordekodierer (16) nach Anspruch 7, wobei die Dekodierer der Vielzahl von Dekodierern in ihrer Anzahl mit einer Anzahl von logischen Verknüpfungen von Singalwerten, zugelassen von den parallelen binären Signalen, welche die Adress-Selektsignale (24) bilden, korrespondieren.