Mikroprozessor gemäß einem der vorstehenden Ansprüche, wobei das Adressensteuergerät auch mit dem Befehlspuffer und dem Befehlsdecoder verbunden ist.
A microprocessor according to any one of the preceding claims, wherein the address controller is also coupled to the instruction buffer and the instruction decoder.
Prozessor nach Anspruch 10, wobei die Steuerlogikschaltung ferner Folgendes umfasst: einen Befehlsdecoder; und Programmzählereinheiten zum Verfolgen von ablaufenden Threads.
The processor of claim 10 wherein the control logic circuit further comprises: an instruction decoder; and program counter units to track executing threads.
System nach Anspruch 3, weiter dadurch gekennzeichnet, dass der implantierbare Empfänger (32) einen Befehlsdecoder (100) zum Decodieren der Befehlsübertragungen aufweist.
The system of claim 3 further characterized in that the implantable receiver (32) has a command decoder (100) for decoding the command transmissions.
Controller (26b) nach Anspruch 1, der ferner Folgendes umfasst: einen Befehlsdecoder und Adressgenerator (138), der auf eine Adresse von einem ausgewählten Speicher reagiert; Referenz von einer der Warteschlangen zum Erzeugen von Adressen und Befehlen zum Steuern einer Speicherschnittstelle.
The controller (26b) of claim 1 further comprising: a command decoder and address generator (138) that is responsive to an address from a selected memory reference from one of the queues to produce addresses and commands to control a memory interface.
Befehlsdecoder für ein Steuerwerk eines Prozessors.
Mikroprozessor gemäß Anspruch 6, wobei der interne Speicher sich in demselben Halbleiterbauteil wie der Befehlspuffer, der Befehlsdecoder, die Befehlsausführeinheit, das Adressensteuergerät und die Bussteuerschaltung befindet.
A microcomputer according to claim 6, wherein the internal memory is in the same semiconductor device as the instruction buffer, instruction decoder, instruction execution unit, address controller and bus control circuit.
Controller (26b) nach Anspruch 15, wobei der Befehlsdecoder und Adressgenerator (138) in die Sperre für die Speicheradresse für die ausgegebene Lesereferenz in den Lock-Lookup-Speicher eintritt.
The controller (26b) of claim 15 wherein the command decoder and address generator (138) enters the lock for the memory address for the issued read reference into the lock look up memory.
Mikroprozessor gemäß Anspruch 4, wobei eine Adressenerzeugungseinrichtung (5) zwischen den Befehlsdecoder (4) und die Steuereinrichtung (2) gekoppelt ist, um den dekodierten Befehlen entsprechende Adressen zu erzeugen.
The microprocessor according to claim 4, wherein address generating means (5) is coupled between said instruction decoder (4) and said control means (2) for generating addresses corresponding to the decoded instructions.
Programmsteuerung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Befehlsdecoder (38) ein zweites Ausgangssignal erzeugt, wenn des Ausgangssignal des Stellungsgebers (26) einem zweiten vorgegebenen Befehlssignal entspricht.
Program control according to claim 8 or 9, characterised in that the command decoder (38) generates a second output signal if the output signal of the position sensor (26) corresponds to a second specified command signal.
Durch den Befehlsdecoder des Steuerwerks werden die auszuführenden Befehle eines Prozessors decodiert und daraus Steuersignale für einzelne Einheiten erzeugt.
The instructions of a processor to be executed are decoded by the instruction decoder of the control unit and control signals for individual units are generated from these.
Vorrichtung nach Anspruch 6, wobei der Befehlsdecoder erfaßt, ob der Längenwert angibt, daß die Anzahl von Registern in der vorbestimmten Sequenz 1 ist, um eine Anzeige bereitzustellen, daß alle Register, welche in den Datenverarbeitungsanweisungen verwendet werden, Skalarregister sind.
Apparatus as claimed in claim 6, wherein said instruction decoder detects if said length value specifies that said number of registers in said predetermined sequence is one to provide an indication that all the registers used in said data processing instructions are scalar registers.
Mikroprozessor gemäß einem der Ansprüche 1 bis 3, der weiter einen Befehlsdecoder (4) zum Dekodieren der von der Befehlspeichereinrichtung (3, 7, 8) angelegten Befehlscode aufweist.
The microprocessor according to any of claims 1 to 3, further comprising an instruction decoder (4) for decoding the codes of instructions applied from said instruction memory means (3, 7, 8).
Kommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Befehlsdecoder Steuerregister (11) umfaßt, die Betriebszustände des Teilnehmers mit der speziellen Adresse bestimmen.
Communications system as claimed in Claim 1, characterised in that the instruction decoder comprises control registers (11) which determine the operational states of the subscriber with the special address.
