Ein Verfahren gemäß Anspruch 4, bei dem der sekundäre Prozessor ein feldprogrammierbares Gatterarray ist.
A method as claimed in claim 4, wherein the secondary processor is a field programmable gate array.
Das programmierbare Gatterarray gemäß Anspruch 1, bei dem das unstrukturierte Logikunterarray (102) eine Zustandsmaschine, eine Randlogik, einen Decoder oder einen Paritätsbaum implementiert.
The programmable gate array of claim 1, wherein said unstructured logic sub-array (102) implements a state machine, a glue logic, a decoder, or a parity tree.
Das programmierbare Gatterarray gemäß Anspruch 1, bei dem die busartige Eingang/Ausgang-Verbindungsstruktur Treiber und Empfänger aufweist, die durch zweckgebundene gemeinsame Signale gesteuert sind, einschließlich eines Taktfreigabesignals und eines Ausgangsfreigabesignals.
The programmable gate array of claim 1, in which the bussed input/output interconnect structure has drivers and receivers which are controlled by dedicated common signals including a clock enable signal and an output enable signal.
Das programmierbare Gatterarray gemäß Anspruch 1, bei dem der Steuersignalbus (110) angeordnet ist, derart, dass ein Satz von Steuersignalen zu allen Logikblöcken geliefert wird, die in der gleichen Spalte angeordnet sind.
The programmable gate array of claim 1, in which the control signal bus (110) is arranged such that a set of control signals is delivered to all logic blocks arranged in the same column.
Das programmierbare Gatterarray gemäß Anspruch 1, bei dem das strukturierte Logikunterarray (104) eine arithmetische Funktion, ein Speicherungsregister oder ein Direktzugriffsspeicherregister implementiert.
The programmable gate array of claim 1, wherein said structured logic sub-array (104) implements an arithmetic function, a storage register or a random access memory register.
System nach Anspruch 1, bei dem die Datenverarbeitungsvorrichtung (11) eine Anordnung umfaßt, die entweder ein programmierbares Logikarray, ein feldprogrammierbares Gatterarray oder eine programmierbare Logikanordnung ist, oder einen Computer, der die Anordnung hat.
The system according to claim 1, wherein said data processing apparatus (11) comprises a device which is one of a programmable logic array, a field programmable gate array or a programmable logic device, or a computer having the device.
Das programmierbare Gatterarray gemäß Anspruch 1, bei dem jeder Logikblock (1202) in dem strukturierten Unterarray einen Gemeinsam-Steuerung-Unterblock (1302) und einen bitspezifischen Unterblock (1304) umfasst.
The programmable gate array of claim 1, in which each logic block (1202) in the structured sub-array includes a common-control sub-block (1302) and a bit-specific sub-block (1304).
Das programmierbare Gatterarray gemäß Anspruch 1, bei dem das Array von Logikblöcken (1002) des unstrukturierten Logikunterarrays (102) eine Mehrzahl von Leitungen und eine Mehrzahl von Zeilen aufweist.
The programmable gate array of claim 1, in which the array of logic blocks (1002) of the unstructured logic sub-array (102) has a plurality of lines and a plurality of rows.
A Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen.
In some embodiments, a programmable logic device (for example a field programmable gate array, FPGA) may be used to perform some or all the described functionalities of the methods described herein.
Die Berechnungseinheit [30, 50,100] gemäß Anspruch 1, bei der die Berechnungseinheit [30, 50,100] in ein programmierbares Gatterarray implementiert ist.
The computational unit [30,50,100] of Claim 1 wherein said computational unit [30,50,100] is implemented in a programmable gate array.
System oder Verfahren nach Anspruch 6, wobei es sich bei dem Logikbaustein um ein feldprogrammierbares Gatterarray (FPGA) und bei dem Speicherbaustein um synchronen dynamischen Speicher mit wahlfreiem Zugriff (SDRAM) handelt.
The system or method of claim 6, wherein the logic device is a Field Programmable Gate Array (FPGA) and the memory device is Synchronous Dynamic Random Access Memory (SDRAM).
