Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Registreer gratis: toegang tot meer resultaten en functies
HDL Coder generiert
Examples with "HDL Coder generiert" and their translation in Engels
HDL Coder generiert zusammen mit HDL Verifier automatisch zwei Arten von Kosimulationsmodellen
HDL Coder works with HDL Verifier to automatically generate two types of cosimulation models
HDL Coder generiert lesbaren, rückverfolgbaren und synthetisierbaren VDHL- oder Verilog HDL-Code.
HDL Coder generates readable, traceable, synthesizable VHDL or Verilog HDL.
HDL Coder generiert lesbaren VHDL- und Verilog-Code unter Wiederverwendung der Namenskonventionen Ihrer MATLAB- und Simulink-Funktionen und -Blöcke.
HDL Coder produces readable VHDL and Verilog code, re-using naming conventions from your MATLAB and Simulink functions and blocks.
Nach dem Entwurf der einzelnen Filter der Encoder- und Decoderketten wurde für jeden Filter Verilog-Code mit dem Filter Design HDL Coder generiert (Abb. 4).
Andere resultaten
Mithilfe von HDL Coder generierten wir Code und einen Code-Generierungsbericht.
We used HDL Coder to generate code and a summary report.
Die Ingenieure entschieden sich darum für eine neue Methode, bei der die Entwicklung in MATLAB erfolgt und mit dem Filter Design HDL Coder synthetisierbarer RTL-Code generiert wird.
We have adopted a new approach, one in which we design in MATLAB and use Filter Design HDL Coder to generate synthesizable RTL code.
Generierter HDL-Code ist mit dem Quellmodell und den Anforderungen verknüpft.
Generated HDL code linked to the source model and to requirements.
Der generierte HDL-Code erfüllt die in der Branche üblichen Regeln und ist zwecks Codeprüfung lesbar.
The generated HDL complies with industry-standard rules and is readable for code reviews.
Der generierte HDL-Code kann für die FPGA-Programmierung oder für ASIC-Prototypen und -Entwürfe verwendet werden.
The generated HDL code can be used for FPGA programming or ASIC prototyping and design.
Verifizieren Sie abstrahierte Funktionalität, simulieren Sie generierten HDL-Code auf einem mit Simulink verbundenen FPGA und erzeugen Sie nötige Modelle.
Verify high-level functionality, simulate generated HDL on an FPGA connected to Simulink, and generate models.
Bei der Generierung von HDL-Code können Sie einen Rückverfolgbarkeitsbericht erstellen. Bei diesem handelt es sich um einen HTML-Bericht, der vom generierten HDL-Code zurück auf die ursprüngliche MATLAB- oder Simulink-Quelle verweist.
When generating HDL code, you can create a traceability report, which is an HTML report that links from the generated HDL code back to its MATLAB or Simulink origin.
Außerdem können Sie Skriptdateien erstellen, um die Kompilierung und Simulation Ihres Codes in HDL-Simulatoren zu Coder generiert zusammen mit HDL Verifier automatisch zwei Arten von Kosimulationsmodellen
HDL Coder ist das zentrale Werkzeug für die FPGA-Programmierung in der Coder generiert plattformunabhängigen, synthetisierbaren VHDL- und Verilog-Code aus MATLAB-Funktionen, Simulink-Modellen und Stateflow-Diagrammen.
Contactar con ventas Generate VHDL and Verilog code for FPGA and ASIC designs HDL Coder generates portable, synthesizable Verilog and VHDL code from MATLAB functions, Simulink models, and Stateflow charts.
Ga naar Premium voor toegang tot miljoenen vertaalvoorbeelden, onbeperkt woorden opslaan en leren, zonder advertenties.
Synoniemen voor HDL Coder generiert in het Duits
Resultaten: 399. Exact: 4. Verstreken tijd: 105 ms.
