Ein solcher Fall ist in LabVIEW FPGA relativ einfach zu implementieren.
In LabVIEW FPGA würde das folgendermaßen aussehen.
Das Jahr steht ganz im Zeichen von LabVIEW FPGA.
This is the year of LabVIEW FPGA.
LabVIEW FPGA ermöglicht es dem Softwareentwickler die modernsten Algorithmen mit intuitiver und vertrauter grafischer Programmierung zu implementieren.
LabVIEW FPGA enables control design engineers to implement the most advanced control capabilities using intuitive and familiar graphical programming.
Ford nutzte LabVIEW FPGA zum Entwickeln und Implementieren eines echtzeitfähigen Embedded-Steuer- und -Regelsystems für ein Brennstoffzellensystem in Fahrzeugen.
Ford used LabVIEW FPGA to design and implement a real-time embedded control system for an automotive fuel cell system.
Mit LabVIEW FPGA können Algorithmen zur digitalen Signalverarbeitung definiert und anschließend als Teil der Geräte- oder Komponentenprüfung wiederverwendet werden, so dass Prüfcode nicht von Grund auf erstellt werden muss.
With LabVIEW FPGA, digital signal processing algorithms and digital protocols can be defined during product research and development and then reused as part of device or component verification-eliminating the need to generate test code from scratch.
Mithilfe von LabVIEW FPGA lassen sich anwenderdefinierte Triggerung, hardwarebasierte Analyse und Signalverarbeitung oder Hochgeschwindigkeits-Analog-Streaming implementieren.
Using LabVIEW FPGA, you can implement custom timing and triggering, off-load signal processing and analysis, create custom protocols, and access I/O at its maximum rate.
Mithilfe von LabVIEW FPGA lassen sich die Digitalkanäle individuell als Eingänge, Ausgänge, Counter/Timer, flexible Encoder-Eingänge, mit PWM oder speziellen Kommunikationsprotokollen konfigurieren.
With LabVIEW FPGA, you can individually configure the digital lines as inputs, outputs, counter/timers, PWM, encoder inputs, or specialized communication protocols.
Lesen Sie hier, wie Sie mit NI LabVIEW FPGA RF-Messgeräte entwickeln und benutzerdefiniert anpassen können, und entdecken Sie die Vorteile, die Ihnen softwaredesignte Messgeräte für Prüfsysteme bieten können.
Read on to learn how you can use NI LabVIEW FPGA to design and customize your RF instrumentation, and discover the advantages software-designed instrumentation can provide in your test systems.
Mithilfe von LabVIEW FPGA lassen sich die Digitalkanäle individuell als Eingänge, Ausgänge, darüber hinaus benutzerdefinierte Entscheidungslogik auf Board-Ebene programmieren, die mit hardwaregetakteter Geschwindigkeit und Zuverlässigkeit ausgeführt wird.
With LabVIEW FPGA, you can individually configure the digital lines as inputs, outputs, counter/timers, PWM, encoder inputs, or specialized communication protocols. You can also program custom onboard decision making that executes with hardware-timed speed and reliability.
Die Karten können mit dem LabVIEW FPGA Module benutzerdefiniert angepasst werden, um Anwendungen zu entwickeln, die präzises Timing sowie genaue Steuerung und Regelung erfordern, z. B. Hardware-in-the-Loop-Tests, benutzerdefinierte Kommunikationsprotokolle, Sensorsimulation und Hochgeschwindigkeitssteuerung.
You can customize these devices with the LabVIEW FPGA Module to develop applications requiring precise timing and control such as hardware-in-the-loop testing, custom protocol communication, sensor simulation, and high-speed control.
Denn mit seiner produktiven grafischen Programmierung, der Systemabstraktion UND dem Hardwaredesign für dedizierten Determinismus einschließlich einer I/O-Reaktionszeit von 25 ns, der Anpassbarkeit von Protokollen und Rapid Prototyping bricht LabVIEW FPGA mit dem Klischee.
With productive, graphical programming; system abstraction; AND hardware design for dedicated determinism including 25 ns I/O response, protocol customization, and rapid prototyping, LabVIEW FPGA breaks the cliché.
In LabVIEW FPGA muss der Pausentrigger nicht konfiguriert werden, da eine einfache Case-Struktur dieselbe Funktionalität auf dem Chip implementiert.
In LabVIEW FPGA, the pause trigger needs no configuration, because a simple Case structure can implement the same functionality in silicon.
