Vertaling van "Testbus" in Engels
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
System nach Anspruch 2, wobei der Kommunikationsbus ein Testbus auf einer Rückwandplatine ist.
A system according to claim 2, wherein said communication bus is a test bus on a system backplane.
Integrierte Speicherschaltungseinrichtung gemäß dem Anspruch 2 oder dem Anspruch 3, wobei vier Datenbits und vier Adressbits wahlweise zu dem Testbus geleitet werden.
An integrated circuit memory device according to claim 2 or 3 wherein four data bits and four address bits are selectively routed to said test bus.
System nach Anspruch 14, wobei der programmierbare Eingabe/ Ausgabe-Spannungskreis den Spannungswert des Kommunikationsinterface, basierend auf zumindest einem Signal, das über den Testbus durch den primären Testcontroller gesendet wird, einstellt bzw. setzt.
The system of claim 14 wherein the programmable input/output voltage circuit sets the voltage level of the communication interface based on at least one signal sent over the test bus by the primary test controller.
Verfahren nach Anspruch 7 oder 8, in dem die Schaltungsanordnung (22) den Testbus (40) und den Schattencontroller (60) enthält, und das außerdem Selektieren der zweiten Topologie enthält, um die Schaltungsanordnung (22) zu debuggen.
The method of claim 7 or 8, wherein the circuit device (22) includes the test bus (40) and the shadow controller (60), and which further includes selecting the second topology to debug the circuit device (22).
Verfahren nach Anspruch 10 oder 11, in dem der Schattencontroller (60) an einen den Testtakt bereitstellenden Testbus (40) gekoppelt ist und mindestens ein Teil der Testports (70) an den Schattencontroller (60) gekoppelt sind.
The method of claim 10 or 11, wherein the shadow controller (60) is coupled to a test bus (40) providing the test clock and at least a portion of the test ports (70) are coupled to the shadow controller (60).
Verfahren gemäß dem Anspruch 11, wobei ein Untersatz der Datenbits, der den Datenzwischen- bzw. -haltespeichern zugeführt wird, bei der Auswahl des Testmodus an den Testbus angeschlossen bzw. angelegt wird.
A method according to claim 11 wherein a subset of said data bits supplied to said data latches is connected to said test bus on selection of said test mode.
Ist z. Z. B. die Trennzellenkette mit einem Testbus (Scan-Path) verkettet, so ist nur ein zusätzlicher externer Bausteinanschluß zu den Anschlüssen des Testbusses für die An steuerung der Trennzellen erforderlich.
For example, the separation cell string concatenated with a test bus (scan path), the separation cells is only one additional external port connection to the terminals of the test bus for the of control required.
Integrierte Speicherschaltungseinrichtung gemäß Anspruch 8, die einen Ausgangsschalter enthält, um wahlweise den Ausgangsdatenbus und den Testbus an Ausgangskontakte des Chips anzuschließen.
An integrated circuit memory device according to claim 8 which includes an output switch for selectively connecting said output data bus and said test bus to output pads of the chip.
Integrierte Speicherschaltungseinrichtung gemäß Anspruch 1 oder 2, wobei die Adressbit-Leitschaltung angeschlossen ist, um nur einen Untersatz der Adressbits wahlweise zu dem Testbus zuzuführen, wobei der Untersatz von zumindest einer schnellen und einer langsamen Adressleitung bzw. -spur ausgewählt wird.
An integrated circuit memory device according to claim 1 or 2 wherein the address bit routing circuit is connected to supply only a subset of said address bits selectively to said test bus, said subset being selected from at least one fast and one slow address track.
Verfahren nach Anspruch 26, wobei der Schritt des aufeinanderfolgenden Untereinanderverbindens bzw, Zusammenhaltens der Testbusse Untereinanderverbinden eines ersten Testbusses und eines zweiten Testbusses durch die adressierbare Busbrücke einschließt, wobei der erste Testbus als Sourcebus bzw. Quellbus konfiguriert ist.
The method of claim 26 wherein the step of successively interconnecting the test buses includes interconnecting a first test bus and a second test bus by the addressable bus bridge, the first test bus being configured as a source bus.
Schaltungsanordnung nach Anspruch 1, in der die Testbus-Steuereinrichtung (12) eine Prozessorschaltungsanordnung enthält, die Steuer- und Datensignale auf dem Testbus an ausgewählte, gewünschte Sekundärabtastpfade sendet, welche mit dem Primärabtastpfad gekoppelt werden sollen.
A circuit arrangement according to Claim 1 wherein said test bus controller (12) comprises processor circuitry for transmitting control and data signals on said test bus to select desired secondary scan paths to be coupled to said primary scan path.
Schaltungsanordnung nach Anspruch 4, in der jedes der primären und sekundären Vorrichtungsauswahlmodule ein Datenregister enthält, das als Anwort auf ein von einem Testport empfangenes Steuersignal Datensignale vom Testbus empfängt.
A circuit arrangement according to Claim 4 wherein each of said primary and secondary device select modules includes a data register for receiving data signals from said test bus in response to a control signal received from a test port.
Verfahren nach Anspruch 8, ferner mit dem Schritt des wahlweisen Speicherns von Steuer- und Datensignalen vom Testbus in einem Datenregister, das einer der im voraus definierten Schaltungen zugeordnet ist.
A method according to Claim 8 further comprising the step of selectively storing control and data signals from said test bus in a data register associated with one of the predefined circuits.