Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Sluit u aan bij Reverso, het is gratis en gemakkelijk!
VHDL Code
Vertaling van "VHDL Code" in Duits
VHDL-Code
VHDL Code
In principle, a normal text editor would be sufficient to write VHDL code.
Prinzipiell wäre ein einfacher Texteditor zur Entwicklung von VHDL-Code ausreichend.
During the planning of the printed circuit board, particular attention is paid to ensure that a possible future elevator model can be run with the exact same VHDL code.
Bei der Auslegung dieser Platine wird speziell darauf geachtet, dass ein eventuell späteres Aufzugsmodel, mit genau dem gleichen VHDL-Code betrieben werden kann.
"Hardware updates" will become possible by VHDL code for free.
"Hardware-Updates" werden per VHDL-Code kostenfrei möglich sein.
HDL Coder provides traceability between your Simulink model and the generated Verilog and VHDL code, enabling code verification for high-integrity applications adhering to DO-254 and other standards.
HDL Coder ermöglicht die Rückverfolgbarkeit zwischen Ihrem Simulink-Modell und dem erzeugten Verilog- bzw. VHDL-Code und damit auch die Codeverifizierung bei Hochintegritätssystemen gemäß DO-254 und anderen Standards.
All VHDL code is licensed by LGPL or GPL.
Der VHDL-Code steht unter üblichen Open Source Lizenzen (LGPL bzw. GPL).
are familiar with the workflow for the development of VHDL code from MatLab/Simulink models
kennen den Workflow zur Entwicklung von VHDL-code aus Fachzeitschriften
We used HDL Coder to generate VHDL code from the Simulink and Stateflow model, enabling us to deploy the heart-on-a-chip on an Altera FPGA (Figure 4).
Es wurde der HDL-Coder verwendet, um aus dem Simulink- und Stateflow-Modell VHDL-Code zu generieren, der den Einsatz des „Heart-on-a-Chip" auf einem Altera FPGA (Abbildung 4) ermöglichte.
Verify the generated Verilog or VHDL code using the test bench with HDL simulators including Synopsys VCS, Cadence Incisive or Xcelium, Mentor Graphics ModelSim or Questa, and Xilinx Vivado simulators.
Verifizieren Sie den generierten Verilog- oder VHDL-Code mithilfe der Testbench mit HDL-Simulatoren wie VCS von Synopsys, Incisive oder Xcelium von Cadence, ModelSim oder Questa von Mentor Graphics und Vivado von Xilinx.
We remedy this issue with our model-based approach, followed by automatic VHDL code generation.
Abhilfe schaffen wir hierbei durch unseren modellbasierten Ansatz mit anschließender automatischer VHDL-Code-Generierung.
How to write re-usable, parameterisable VHDL code by exploiting generics and data types
Schreiben von wiederverwendbarem, parametisierbarem VHDL Code mit Gebrauch von Generics und Datentypen
This VHDL code also includes a possible exercise example with regard to the respective hardware.
Dieser VHDL-Code deckt auch eine mögliche Übungsannahme in Bezug auf die jeweilige externe Hardware ab.
For an overview of the VHDL code see
Eine Übersicht ber den VHDL-Code findet sich hier
Furthermore, for all three hardware extensions, a functional VHDL code for the programming of the FPGA is created.
Des Weiteren wird für jede der drei Hardware-Erweiterungen ein funktions-fähiger VHDL-Code für die Programmierung des FPGAs erstellt.
Synoniemen voor VHDL Code in het Engels
Woord & uitdrukking van de dag
Afbeelding van de dag
Suggesties
Resultaten: 33. Exact: 33. Verstreken tijd: 27 ms.
