Vertaling van "Verilog-Code" in Engels
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Anpassbaren VHDL- und Verilog-Code automatisch von Ihren Modellen erzeugen, der für die Implementierung auf einem FPGA oder ASIC synthetisiert werden kann.
Automatically generate customizable VHDL and Verilog code from your models that can be synthesized for implementation on an FPGA or ASIC.
Generieren Sie VHDL- und Verilog-Code, der branchentypische Programmier-Richtlinien wie RMM oder STARC erfüllt.
Generate VHDL and Verilog code that meets common industry coding guidelines such as RMM and STARC.
Sie können synthetisierbaren VHDL- und Verilog-Code aus MATLAB-Funktionen, Simulink-Modellen oder einer Kombination der beiden generieren.
You can generate synthesizable VHDL and Verilog code from MATLAB functions, Simulink models, or a combination of the two.
HDL Coder generiert lesbaren VHDL- und Verilog-Code unter Wiederverwendung der Namenskonventionen Ihrer MATLAB- und Simulink-Funktionen und -Blöcke.
HDL Coder produces readable VHDL and Verilog code, re-using naming conventions from your MATLAB and Simulink functions and blocks.
Generieren Sie mit HDL Coder VHDL- und Verilog-Code für FPGA- und ASIC-Entwürfe.
Generate VHDL and Verilog code for FPGA and ASIC designs with HDL Coder.
In ähnlicher Weise ermöglichen Parallelsimulations-Links von MATLAB und Simulink zu Werkzeugen wie Mentor Graphics ModelSim, Synopsys VCS und Cadence Spectre Ingenieuren, ihre analogen Entwürfe bzw. HDL oder Verilog-Code mit den MATLAB- und Simulink-Systemmodellen zu vergleichen.
Similarly, cosimulation links from MATLAB and Simulink to tools such as Mentor Graphics ModelSim, Synopsys VCS, and Cadence Spectre enable engineers to compare their analog designs, or HDL or Verilog code, to the MATLAB and Simulink system model.
Der FPGA kann mithilfe von LabVIEW mit dem LabVIEW FPGA Module oder mit Xilinx-ISE-Werkzeugen mithilfe von VHDL- oder Verilog-Code programmiert werden.
You can program the FPGA in the NI Digital Electronics Board using LabVIEW with the LabVIEW FPGA Module or with Xilinx ISE tools using either VHDL or Verilog code.
Simulieren Sie das Hardwareverhalten Ihres Entwurfs, eruieren Sie alternative Architekturen und generieren Sie synthetisierbaren VHDL- oder Verilog-Code.
Simulate the hardware behavior of your design, explore alternative architectures, and generate synthesizable VHDL or Verilog.
Aus HDL Coder heraus können Sie synthetisierbaren VHDL- und Verilog-Code zusammen mit AXI-Schnittstellen für SoCs erzeugen und optimieren.
From HDL Coder, you can optimize and generate synthesizable VHDL or Verilog along with AXI interfaces to plug into an SoC.
Generieren Sie optimierten und lesbaren VHDL- oder Verilog-Code für jede FPGA-, ASIC- oder SoC-Hardware.
Generate optimized and readable VHDL or Verilog for any FPGA, ASIC, or SoC hardware
Neben synthetisierbarem VHDL- und Verilog-Code erzeugt HDL Coder auch IP-Kerne, die sich zur Systemintegration sehr einfach in Vivado IP Integrator einfügen.
Along with synthesizable VHDL and Verilog, HDL Coder generates IP cores that easily plug into Quartus Prime for system integration.
Nach dem Entwurf der einzelnen Filter der Encoder- und Decoderketten wurde für jeden Filter Verilog-Code mit dem Filter Design HDL Coder generiert (Abb. 4).
After designing the individual filters in the encoder and decoder chains, we generated Verilog code for each filter using Filter Design HDL Coder (Figure 4).
Die native Gleitkommaunterstützung des HDL Coder ermöglicht Ihnen, synthetisierbaren VDHL- oder Verilog-Code direkt aus Simulink-Modellen mit einfacher Genauigkeit zu generieren.
HDL Coder Native Floating Point lets you generate synthesizable VHDL or Verilog directly from single-precision Simulink models.
