Vertaling van "der IP Core" in Engels
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Der IP Core unterstützt dynamische Modusänderungen sowie eine AXI4-Kommunikations- und -Control-Schnittstelle.
The IP core supports dynamic mode changes and contains an AXI4 communication and control interface.
Der IP Core des Rechners mit allen unter 'Projektfortschritt' genannten Chips, ohne CPU, mündete im Juni 2006 in der ersten freigegebenen Version der VHDL Modellierung.
The IP core of the computer with all under 'Project's Progress' mentioned Chips without the CPU was firstly released in June 2006.
Als On-Chip-Funktionsblock verbindet der IP Core die FPGA-Logik mit dem Datenstrom des Bildsensors, nimmt die Schnittstellendaten an und verwaltet die Byte-zu-Pixel-Konvertierung für alle verfügbaren Lane-Konfigurationen.
The IP Core is an on-chip function block that connects the FPGA logic with the image sensor's data stream; it receives the interface data and manages the byte-to-pixel conversion for various lane configurations.
Der IP Core zielt neben dem Feld von Streaming Applikationen auch auf Co-Prozessor Anwendungen ab.
The IP Core targets not only the field of streaming applications but also Coprocessor Applications.
Vom Modell zum System-on-Chip (SoC) FPGA: Vorgestellt werden die Implementierung eines Motor-Regelungsalgorithmus auf einem heterogenen SoC, bestehend aus einem FPGA und einem ARM9 Prozessor, der IP Core Generation Workflow und die automatische HDL- und C-Codegenerierung.
From model to FPGA system-on-chip (SoC), see the implementation of a motor regulation-algorithm on a heterogeneous SoC made of an FPGA and an ARM9 processor through IP core generation workflows and automatic HDL- and C-code generation.
Darüberhinaus bietet der IP Core ein Monitoring von CRC Fehlern auf dem PCI Express Link, um die aktuelle Signal Integrität laufend quantitativ beurteilen zu können.
The IP Core is also featuring the continuous monitoring of Signal Integrity, where CRC Errors on the PCIe Link are permanently counted.
Im Vergleich zu einer reinen PCIe Softcore-Lösung werden nur ein Bruchteil der FPGA Ressourcen benötigt, so dass der IP Core auch im kleinsten Artix Device Platz findet.
Compared to a PCIe Soft IP-Core solution with Multi-Function support, the Smartlogic IP-Core uses only a fraction of logic resources and will fit even in the smallest Artix FPGA Devices.
Der eigens von FRAMOS entwickelte FPGA-Block ist mit einem Evaluation Kit erhältlich und macht die SONY SLVS-EC-Schnittstelle mit FPGA-Designs von Xilinx nutzbar. Der IP Core ermöglicht Vision-Ingenieuren damit den nahtlosen Übergang zu Sony's Interface-Technologie der Zukunft und unterstützt die Entwicklung noch leistungsstärkerer Bildverarbeitungslösungen.
The proprietary FRAMOS FPGA module available with an Evaluation Kit, connects SONY's latest high-speed SLVS-EC interface with Xilinx FPGAs and enables vision engineers to seamlessly upgrade to Sony's interface technology of the future and to create high-performance vision solutions.