Verfahren nach Anspruch 17, wobei das linksseitige Bit durch Anlegen bestimmter Spannungen an das Steuergatter oder die Bitleitung einer Nachbarzelle ausgewählt wird, die sich von den Spannungen der ausgewählten Zelle und Spannungen anderer unausgewählter Zellen unterscheiden.
The method of claim 17 wherein said left side bit is selected through application of specific voltages on a neighboring cell's control gate or bit line, different from selected cell's voltages and other unselected cell's voltages.
Speicherbauteil nach Anspruch 14, dadurch gekennzeichnet, dass der Zellentransistor (Q1) eine Source hat, die an eine andere, an die Bitleitung angrenzende Bitleitung angeschlossen ist, und einen Drain, der an die Wortleitung angeschlossen ist.
The memory device according to claim 14, characterized in that said cell transistor (Q1) has a source connected to another bit line adjacent to said bit line, and a drain connected to said word line.
Ein ferroelektrischer Speicher gemäß Anspruch 1, bei dem der Rücksetzschalter parallel mit dem Vorverstärker zwischen die Speicherzellen und die Bitleitung geschaltet ist.
A ferroelectric memory as in claim 1 wherein said reset switch is connected in parallel with said preamplifier between said memory cells and said bit line.
Halbleiterspeichervorrichtung nach Anspruch 15, bei welcher die Ausgleichsvorrichtung weiterhin einen dritten Ausgleichstransistor aufweist, der zwischen die Bitleitung und die zweite Bezugsbitleitung geschaltet ist.
A semiconductor memory device as set forth in claim 15, wherein said equalizing means further comprises a third equalizing transistor connected between said bit line and said second reference bit line.
Speicherzelle nach Anspruch 5, wobei die Bitleitung (325) als gemeinsame Bitleitung in einer Speicheranordnung einer integrierten Schaltung dient.
The memory cell as recited in claim 5 wherein the bitline (325) serves as a common bitline in a memory array of an integrated circuit.
Speicherzelle nach Anspruch 1, wobei die Bitleitung (325) eine verdeckte Bitleitung aufweist, die in einem Substrat ausgebildet ist, auf dem die Zelle ausgebildet ist.
The memory cell as recited in claim 1 wherein the bitline (325) comprises a buried bitline formed in a substrate on which the cell is formed.
Halbleiterbauelement nach Anspruch 1, wobei die Bitleitung (70) in dem Verbindungsbereich mit mindestens einem Halbleiterschaltelement verbunden ist, das als ein Teil einer Halbleiterspeicher-Zugriffsschaltung gestaltet ist.
The semiconductor device of claim 1 wherein said bit line (70) in said connecting region is connected to at least one semiconductor switching device formed as a part of a semiconductor memory accessing circuit.
Speicherzelle nach Anspruch 1, wobei die Bitleitung (325) eine Struktur mit einer Linienform aufweist und an eine Mehrzahl von Speicherzellen einschließlich der Speicherzelle (301) gekoppelt ist.
The memory cell as recited in claim 1 wherein the bitline (325) comprises a feature having a line shape, the bitline (325) is coupled to a plurality of memory cells including the memory cell (301).
Außerdem gibt es zwei Transistoren, die als Pass-Gates dienen, um den Zugriff auf die Zelle über die Bitleitung zu kontrollieren.
There are also two transistors, which act as pass gates to control access to the cell from the bitline.
Ferroelektrischer, nicht flüchtiger Speicher nach Anspruch 1, bei dem einer der Kondensatoren ein ferroelektrischer Dummy-Kondensator (998) ist und die Bitleitung, die mit dem ferroelektrischen Dummy-Kondensator (988) verbunden ist, eine Dummy-Bitleitung (985) ist.
A ferroelectric, non-volatile memory as in claim 1 wherein one of said capacitors is a dummy ferroelectric capacitor (988) and said bit line connected to said dummy ferroelectric capacitor (988) is a dummy bit line (985).
Verfahren nach Anspruch 9, bei welchem der Schritt des Zuführens des Ladestroms zur Bitleitung dadurch erzielt wird, daß der Leseverstärkertransistor (22) in Serie zwischen den Bitleitungs-Pullup-Transistor (18) und die Bitleitung (BL1) eingefügt wird.
A method according to claim 9, wherein the step of feeding the charging current to the bitline is accomplished by connecting the sense amplifier transistor (22) in series between the bitline pullup transistor (18) and the bitline (BL₁).
Speicherbauteil nach Anspruch 9, dadurch gekennzeichnet, dass der Zellentransistor (Q1) eine Source hat, die an die Wortleitung angeschlossen ist, und einen Drain, der an die Bitleitung angeschlossen ist.
The memory device according to claim 9, characterized in that said cell transistor (Q1) has a source connected to said word line and a drain connected to said bit line.
Speicherbauteil nach Anspruch 7, dadurch gekennzeichnet, dass die Wortleitung (WL) und die Plattenleitung (PL) so angeordnet sind, dass sie parallel zueinander sind und die Bitleitung kreuzen.
The memory device according to claim 7, characterized in that said word line (WL) and said plate line (PL) are arranged to be parallel to each other, and cross said bit line.