Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Registreer gratis: toegang tot meer resultaten en functies
Instruction Decode
Vertaling van "Instruction Decode" in Duits
Befehlsdecodierinformationen
Befehlsdekodiermechanismus
ID - Instruction Decode unit Operation: Decode the instruction and access the register file to read the registers.
Instruction Decode (ID): Erzeugung der prozessorinternen Steuersignale, Bereitstellung der Operanden aus den Registern.
Arrangements for executing machine- instructions, e.g. instruction decode
Anordnungen zur Durchführung von Maschinenbefehlen, z.B. Befehlsdecodierung
The computer system of claim 25, wherein the instruction decode information includes a class identifier for identifying the class of the first instruction.
Das Computersystem nach Anspruch 25, wobei die Befehlsdecodierinformationen einen Klassenidentifizierer zum Identifizieren der Klasse des ersten Befehls enthalten.
A method according to any one of claims 1 through 5 wherein said corrective action is taken at two or more points during instruction fetch, instruction decode and instruction execution.
Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Korrekturhandlung an zwei oder mehr Punkten während des Befehlsholens, Befehlsdecodierens und Befehlsausführens vorgenommen wird.
The microprocessor as claimed in claim 1, wherein an instruction cache (42) is provided to store a plurality of instructions, said instruction cache being coupled to said instruction decode unit to provide said stream of instructions.
Mikroprozessor nach Anspruch 1, bei dem ein Instruktions-Cache-Speicher (42) vorgesehen ist, um mehrere Instruktionen zu speichern, wobei der Instruktions-Cache-Speicher mit der Instruktionsdekodiereinheit gekoppelt ist, um den Instruktionsstrom zu liefern.
The computer system of claim 2 wherein a first instruction is defined that specifies a selected register and a selected unavailable flag, and the instruction decode and execution circuitry includes a multiplexer capable of routing the availability status of a selected unavailable flag to a selected register.
Das Computersystem gemäß Anspruch 2, bei dem ein erster Befehl definiert ist, der ein ausgewähltes Register und ein ausgewähltes Nicht-Verfügbar-Flag definiert, und die Befehlsdekodier- und Ausführungsschaltungsanordnung einen Multiplexer umfasst, der zum Leiten des Verfügbarkeitsstatus eines ausgewählten Nicht-Verfügbar-Flag zu einem ausgewählten Register in der Lage ist.
A technique for generating an address during an instruction decode cycle in a RISC processor.
Technik zur Adressengenerierung während eines Befehlsdekodierungszyklus in einem RISC-Prozessor.
The branch resolution mechanism as claimed in claim 1, wherein said instruction decode mechanism (60) verifies a mispredicted branch from said branch instruction prediction mechanism and flushes (50) said pipeline processor upon detection of a misprediction.
Der Verzweigungsentscheidungsmechanismus nach Anspruch 1, wobei der Befehlsdekodiermechanismus (60) eine falsch vorhergesagte Verzweigung aus dem Verzweigungsbefehlvorhersagemechanismus überprüft und den Pipeline-Prozessor bei Erfassen einer falschen Vorhersage einer Flush-Operation (50) unterzieht.
INSTRUCTION PREDECODE AND MULTIPLE INSTRUCTION DECODE
BEFEHLSVORDEKODIERUNG UND DEKODIERUNG MEHRERER BEFEHLE
The computer system of claim 4, wherein the instruction cache (16) further includes an instruction decode field for storing instruction decode information for the first instruction.
Das Computersystem nach Anspruch 4, wobei der Befehls-Cache (16) ferner ein Befehlsdecodierfeld zum Speichern von Befehlsdecodierinformationen für den ersten Befehl enthält.
A device as claimed in claim 1, wherein said test circuitry further includes comparison circuitry for comparing the contents of said instruction decode test register with expected decoded instruction data.
Baustein nach Anspruch 1, bei dem die Testschaltungsanordnung ferner eine Vergleichsschaltungsanordnung enthält, die die Inhalte des Befehlsdecodierungs-Testregisters mit erwarteten decodierten Befehlsdaten vergleicht.
The branch resolution mechanism as claimed in claim 3, wherein said instruction decode mechanism (50,60) instructs said branch target buffer (40) to deallocate an entry in said branch target buffer (40) causing said misprediction.
Der Verzweigungsentscheidungsmechanismus nach Anspruch 3, wobei der Befehlsdekodiermechanismus (50, 60), den Verzweigungszielpuffer (40) anweist, die Zuweisung eines Eintrags in dem Verzweigungszielpuffer (40), der die falsche Vorhersage bewirkt hat, aufzuheben.
Synoniemen voor Instruction Decode in het Engels
Woord & uitdrukking van de dag
Afbeelding van de dag
Resultaten: 12. Exact: 12. Verstreken tijd: 74 ms.
