We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Speicheranordnung nach
eines Speicherfeldes gemäß
Speicherfeld nach
Method for testing a memory array according to any one of claims 13 to 15 further characterised in that a test sequence starts at the start array address indicated when no signals appear on the array address inputs (680, A₁-A₄).
Verfahren zum Prüfen eines Speicherfeldes gemäß einem der Ansprüche 13 bis 15, weiterhin dadurch gekennzeichnet, daß eine Prüffolge bei der Startfeldadresse beginnt, die angezeigt wird, wenn an den Feldadresseneingängen (680, A₁-A₄) keine Signale erscheinen.
Method for testing a memory array according to any one of claims 13 to 18 further characterised by a step of generating a clock signal for the multiple input shift register (720) from the least significant bit from the read out bit values.
Verfahren zum Prüfen eines Speicherfeldes gemäß einem der Ansprüche 13 bis 18, weiterhin gekennzeichnet durch einen Schritt, bei dem aus dem niederwertigsten Bit der ausgelesenen Bitwerte ein Taktsignal für das Schieberegister (720) mit mehreren Eingängen erzeugt wird.
Method for testing a memory array according to claim 16 further characterised in that said start array address is generated by turning off a latch (660,680) in order to disconnect the array address inputs from other signals.
Verfahren zum Prüfen eines Speicherfeldes gemäß Anspruch 16, weiterhin dadurch gekennzeichnet, daß die Startfeldadresse dadurch erzeugt wird, daß ein Speicher-Flipflop (660,680) ausgeschaltet wird, um die Feldadresseneingänge von anderen Signalen abzukoppeln.
Method for testing a memory array according to one of claims 15, 16 or 17 further characterised in that said test sequence starts at the first memory address (e.g. 0000) and ends at the last memory address (e.g. 1111).
Verfahren zum Prüfen eines Speicherfeldes gemäß Anspruch 15, 16 oder 17, weiterhin dadurch gekennzeichnet, daß die Prüffolge bei der ersten Speicheradresse (z. B. 0000) beginnt und bei der letzten Speicheradresse (z. B. 1111) endet.
A memory array according to claim 5 wherein npn-transistors are replaced by pnp-transistors and vice versa.
Eine Speichermatrix gemäß Anspruch 5, in der die npn-Transistoren durch pnp-Transistoren ersetzt sind und umgekehrt.
A memory array according to claim 1 wherein one terminal of each transistor of said pair of transistors is connected to different word lines.
Eine Speichermatrix gemäß Anspruch 1, in der ein Anschluß jedes Transistors dieses Transistorpaars mit unterschiedlichen Wortleitungen verbunden ist.
A memory array according to any preceding claim wherein said interconnection means comprises a conductive interconnect between the ones of said first conductive runs associated with the selected columns and said second conductive run.
Speicheranordnung nach einem der voranstehenden Ansprüche, in der die Zwischenverbindungsmittel eine leitende Zwischenverbindung zwischen denjenigen der ersten leitenden Leitungen bzw. Leitungsabschnitte, die mit den ausgewählten Spalten verknüpft sind, und der zweiten leitenden Leitung bzw. Leitungsabschnitt aufweisen.
A memory array according to claim 4 wherein each pair of columns sharing a common conductive run have the same bit position.
Speicheranordnung nach Anspruch 4, in der jedes Paar von Spalten, die eine gemeinsame leitende Leitung bzw. Leitungsabschnitt teilen, die gleiche Bitposition bzw. -stellung haben.
A memory array according to any of claims 17 to 20, further including a drive circuit for applying a refresh voltage directly across each ferroelectric capacitor.
Speicherfeld nach einem der Ansprüche 17 bis 20, mit weiterhin einer Treiberschaltung zum Anlegen einer Auffrischspannung direkt über jeden ferroelektrischen Kondensator.
A memory array according to any preceding claim wherein the common conductive runs are connected to cells in respective pairs of columns wherein the flash clear inputs of the cells in the pair are connected to a shared common conductive run.
Speicheranordnung nach einem der voranstehenden Ansprüche, in der die gemeinsamen leitenden Leitungen bzw. Leitungsabschnitte an Zellen in jeweiligen Paaren von Spalten angeschlossen sind, wobei die Blitz- bzw. Parallellöscheingänge der Zellen in dem Paar an eine geteilte gemeinsame leitende Leitung bzw. Leitungsabschnitt angeschlossen sind.
A memory array according to claim 2 which comprises means (26,20) for selecting columns within each group.
Speicheranordnung gemäß Anspruch 2. die Mittel (26, 20) aufweist, um Spalten innerhalb jeder Gruppe auszuwählen.
A memory array according to any of claims 7 to 10 wherein the plate lines of the memory cells are coupled to a decoder.
Speicheranordnung nach irgendeinem der Ansprüche 7 bis 10, wobei die Plattenleitungen der Speicherzellen mit einem Dekodierer gekoppelt sind.
A memory array according to claim 1, characterized in that the memory (11) is a volatile memory.
Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (11) ein flüchtiger Speicher ist.
Potentieel gevoelige of ongepaste informatie
Er worden alleen voorbeelden gegeven om u te helpen het woord of de woordcombinatie waarop u hebt gezocht, te vertalen. Deze worden niet door ons geselecteerd of gevalideerd en kunnen ongepaste taal bevatten. Wij vragen u melding te maken van voorbeelden die dienen te worden aangepast of verwijderd. Vertalingen met grof of informeel taalgebruik worden meestal rood of oranje gemarkeerd.