Method and apparatus for address decoding within an integrated processor.
Error in the address decoding circuitry on the baseboard.
Classical applications: address decoding, state-machines, wait-state logic.
Klassische Anwendung: Adressdecoder, State-Machines, Wait-State Logik.
Address decoder, storage device, processor device, and address decoding method for the storage device
Adressdekoder, Speicher, Prozessor und Verfahren zur Adressdekodierung für den Speicher
A repeater according to claim 8, in which the monitoring means of each amplifier unit (13') includes a synthesiser and address decoding and data multiplexing circuits.
Relaisstation nach Anspruch 8, bei der die Überwachungseinrichtung jeder Verstärkereinheit (13') einen Synthesizer sowie Adressendecodier- und Datenmultiplexierschaltungen umfaßt.
Use according to claim 13, wherein said arbitration means (46) includes an arbitration scheme with predefined solutions to substantially concurrently received address signals with identical source processor identifiers for transmitting one such signal to the address decoding means.
Verwendung gemäß Anspruch 13, wobei das Entscheidungsmittel (46) ein Entscheidungsschema mit vordefinierten Lösungen für praktisch gleichzeitig empfangene Adressierungssignale mit identischen Quellprozessor-Bezeichnern für die Übertragung eines solchen Signals zum Adressendecodierungsmittel, enthält.
A method as claimed in claim 1 wherein the address decoding in a manner inverse to the interleaving process is performed in the same manner as a coding of addresses for producing the interleaved data bits from the non-interleaved matrix of said data bits.
Verfahren nach Anspruch 1, wobei die Adress-Dekodierung auf eine inverse Art zu dem Verschachtelungs-Verfahren auf die gleiche Art durchgeführt wird wie die Kodierung von Adressen zur Erzeugung der verschachtelten Daten-Bits aus der nicht-verschachtelten Matrix der Daten-Bits.
Integrated processor employing improved address decoding method.
Automatic slot identification and address decoding system.
Distributed address decoding for bus structures.
Use according to claim 12, wherein said address decoding means includes circuitry for isolating said source processor identifier portion of an address signal and transmitting each isolated source processor identifier signal to data receiving means associated with the corresponding destination processor.
Verwendung gemäß Anspruch 12, wobei das Adreßdecodiermittel Schaltkreise für die Isolierung des Quellprozessor-Bezeichner-Teils aus einem Adressierungssignal und für die Übertragung jedes isolierten Quellprozessor-Bezeichnersignals zu Datenempfangsmitteln, die mit dem entsprechenden Bestimmungsprozessor verbunden sind, enthält.
Numerical control apparatus according to any one of the preceding claims characterised in that said common data register group (15) comprises an address decoding circuit (15B) and a plurality of registers (15A).
Numerisch gesteuertes Gerät nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die gemeinsame Datenregistergruppe (15) einen Adressdekodierschaltkreis (15B) und eine Vielzahl von Registern (15A) umfaßt.
Double-row address decoding and selection circuitry for an electrically erasable and programmable non-volatile memory device with redundancy, particularly for flash EEPROM devices.
Doppelreihige Adressendekodierung- und Auswahlschaltung für eine elektrisch löschbare und programmierbare nichtflüchtige Speicheranordnung mit Redundanz, insbesondere für Flash-EEPROM Anordnungen.