An embeddable Flash memory system according to claim 2, wherein said FP port (12) uses a chip select to access in the addressable memory space and a burst enable to allow burst serial access.
Einbettbares Flashspeichersystem nach Anspruch 2, wobei der FP-Anschluss (12) eine Chipauswahl, um in dem adressierbaren Speicherraum zuzugreifen, und eine Burst-Freigabe benutzt, um einen seriellen Signalfolgezugriff zu ermöglichen.
INCREMENT/DECREMENT, CHIP SELECT AND SELECTABLE WRITE TO NON-VOLATILE MEMORY USING A TWO SIGNAL CONTROL PROTOCOL FOR AN INTEGRATED CIRCUIT DEVICE
NICHTFLÜCHTIGER SPEICHER MIT INKREMENT/DEKREMENT, CHIPAUSWAHL UND WÄHLBAREM BESCHREIBEN UNTER VERWENDUNG EINES ZWEISIGNAL-STEUERPROTOKOLLS FÜR EIN INTEGRIERTES SCHALTUNGSBAUELEMENT
You can talk to the driver chip using either 3 or 4-wire write-only SPI (clock, data, chip select, data/command and an optional reset pin) or standard 8-bit parallel 8080/6800 which also permits reading pixel data from the display.
Sie können den Treiber-Chip über 4-Draht-Schreib-SPI (Uhr, Daten, Chip-Auswahl, Daten/ Befehl und einem optionalen Reset-Pin) ansprechen.
Both chip select lines are linked to each other (4).
Modular chip select control circuit and related circuit and methods
The selectively interrupting step desirably is performed so that the chip select terminals of chips in different units are connected to different ones of the vertical buses.
Der selektive Unterbrechungsschritt wird in wünschenswerter Weise so ausgeführt, dass die Chipauswahlanschlüsse der Chips in unterschiedlichen Einheiten mit unterschiedlichen Bussen der vertikalen Busse verbunden sind. buses.
The memory circuit of claim 5 wherein the equalisation pulse generator provides the equalisation pulse when the delayed chip select signal is present.
Speicherschaltkreis nach Anspruch 5, bei dem der Abgleichimpulsgenerator den Abgleichimpuls liefert, wenn das verzögerte Chipauswahlsignal vorliegt.
A method as in claim 5, wherein if the chip select signal is negated the first wait state value is ineffective and the data processor provides zero wait states.
Verfahren nach Anspruch 5, wobei dann, wenn das Chip-Auswahlsignal negiert ist, der erste Wartezustandswert unwirksam ist und der Datenprozessor null Wartezustände bereitstellt.
The system of claim 11 wherein the integrated circuit is adapted to activate the second driver using a chip select line (28).
Electronic device according to claim 4, wherein both the chip select signal generated and the begins later than the beginning of its corresponding pixel clock time interval.
Elektronisches Gerät nach Anspruch 4 oder 5, wobei sowohl das erzeugte Chipauswahlsignal als auch das erzeugte Schreibabtastsignal später beginnt als der Beginn seines entsprechenden Pixeltaktsignal-Zeitintervalls.
The method of claim 7 further comprising the steps of: providing the equalisation pulse for at least the predetermined time delay following the occurrence of the chip select signal.
Verfahren nach Anspruch 7, mit den weiteren Schritten, daß der Abgleichimpuls im Anschluß an das Auftreten des Chipauswahlsignals zumindest für die vorgegebene Zeitspanne bereitgestellt wird.
The memory device of claim 6, wherein the encoded command is received as values of a chip select signal, a column address strobe signal, a row address strobe signal, and a write enable signal.
Speichereinrichtung nach Anspruch 6, wobei der codierte Befehl als Werte eines Chipauswahlsignals, eines Spaltenadressenaktivierungssignals, eines Reihenadressenaktivierungssignals und eines Schreibfreigabesignals empfangen wird.
A method according to any of claims 1 to 2 wherein the first conductor is held at one of first and second voltages for a period longer than the fixed period (T) to indicate a chip select command.
Verfahren nach einem der Ansprüche 1 oder 2, bei dem der erste Leiter auf der ersten oder der zweiten spannung für eine Zeitdauer, die länger als die feste Zeitdauer (T) ist, gehalten wird, um einen Chip-Auswahl-Befehl anzuzeigen.