Structure and process for fabrication of stacked complementary MOS field effect transistor devices.
Struktur und Fertigungsverfahren für Anordnungen von gestapelten komplementären MOS Feldeffekttransistoren.
Digital circuit with switching stages of the complementary MOS type.
Method for making complementary MOS integrated circuit.
Method of simultaneously producing bipolar and complementary MOS transistors as a common silicon substrate.
To generate an impressed offset voltage for a differential comparator, a circuit arrangement in complementary MOS technology is proposed in which the offset voltage is impressed by the design of the transistors.
Zur Erzeugung einer eingeprägten Offsetspannung für einen Dif- ferentialkomparator wird eine Schaltungsanordnung in komplementärer MOS-Technik vorgeschlagen, bei der die Offsetspannung durch das Design der Transistoren eingeprägt wird.
Abbrev. for "complementary MOS".
The sense amplifier of claim 19, wherein the second pair of logic levels are complementary MOS logic levels.
The system as recited in claim 11 wherein said complementary MOS transistors are determining the measurement range of said system.
The clock driven circuit of claim 11 wherein each of said first and second switches comprises a pair of complementary MOS transistors coupled in parallel.
The sense amplifier of claim 1, wherein the differential input latch converts the pair of signals output from the preamplifier to an output signal having complementary MOS logic levels.
Leseverstärker nach Anspruch 1, wobei der differentielle Eingangs-Signalspeicher das aus dem Vorverstärker ausgegebene Signalpaar in ein Ausgangssignal mit komplementären MOS-Logikwerten umwandelt.
A structure as defined in claim 2, said 3-state inverter comprising two pairs of complementary MOS transistors, one of said pair receiving test data and the other receiving said enabling signal.
Struktur nach Anspruch 2, bei der der Dreizustands-Inverter zwei Paare von komplementären MOS-Transistoren umfaßt, wobei ein Transistor des Paares Prüfdaten und der andere das Freigabesignal empfängt.
A device according to claim 1, wherein said output buffer stages comprise complementary MOS transistor push-pull inverters as input and output circuits for said delay means (151).
A complementary MOS semiconductor device according to claim 6, wherein the insulating film is a silicon oxide film formed by oxidizing the surface of a silicon substrate by the operation of a nitrogen oxide.
Komplementäre MOS-Halbleitereinrichtung nach Anspruch 6, wobei der Isolierfilm ein Siliziumoxidfilm ist, der durch Oxidieren der Oberfläche eines Siliziumsubstrats durch Einwirkung eines Stickstoffoxids gebildet wird.