A bus system as in claim 27, wherein said control register (1703) is programmable.
Bussystem nach Anspruch 27, wobei das Steuerregister (1703) programmierbar ist.
The method as recited in claim 35 or 36 further comprising enabling said control unit via a value stored in a control register.
Verfahren nach Anspruch 35 oder 36, ferner mit dem Schritt des Freigebens der Steuereinheit über einen in einem Steuerregister gespeicherten Wert.
A method according to claim 17, in which the cache flush apparatus is also decreasing the loop count readout from the control register when the tag read address is generated, and is increasing a start address for the tag read address.
Verfahren gemäß Anspruch 17, bei dem die Cache-Räum-Vorrichtung ebenfalls den Schleifenzählungswert verringert, der aus dem Kontrollregister ausgelesen wird, wenn die Etikettenkennzeichenleseadresse erzeugt wird, und eine Startadresse für die Etikettenkennzeichenleseadresse erhöht.
Measuring device according to one of the preceding claims, characterised in that the duty cycle ratio between feeding intervals and feed-reduction intervals can be modified by means of a control register (400-402) writable from outside the electronic circuit.
Messvorrichtung gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Tastverhältnis zwischen den Speisungsintervallen und den Intervallen der Speisungsreduzierung mittels einem Kontrollregister (400-402) - auf welches von ausserhalb des elektronischen Schaltkreises schreibenderweise zugegriffen werden kann - verändert werden kann.
A multithreaded processor according to claim 22, wherein the priority designating means includes a control register for holding the priority level of each instruction stream.
Prozessor mit Multithreading-Fähigkeit nach Anspruch 22, wobei die Prioritäts-Bezeichnungseinrichtung ein Steuerregister zum Halten des Prioritäts-Levels jeder Instruktions-Datenfolge umfasst.
Microprocessor according to claim 4 or 5, characterized in that said control register stores data which indicate whether and how many "wait-states" during an external peripheral access will be generated.
Mikroprozessor nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Steuerregister Daten speichert, die anzeigen, ob und wieviele "wait-states" während eines externen Peripheriezugriffs erzeugt werden.
The microprocessor of claim 1, wherein the microprocessor clears said flag after said copying said contents of said register to said control register.
Mikroprozessor nach Anspruch 1, wobei der Mikroprozessor das Flag zurücksetzt, nachdem die Inhalte des Registers in das Steuerregister kopiert sind.
The multiprocessing computer system of claim 5, wherein said system interface further includes a first control register coupled to said cluster agent for storing a value indicative of whether said first node will receive transactions from said remote node.
Multiprozessor-Computersystem nach Anspruch 5, wobei die Systemschnittstelle weiterhin ein erstes Steuerregister umfaßt, welches mit dem Clusteragenten verbunden ist, um einen Wert zu speichern, der anzeigt, ob der erste Knoten Transaktionen von dem entfernt gelegenen Knoten empfängt.
The bridge of claim 1, comprising a direct memory access control register for holding an addresses of the location to be read and the size of the read to carry this out.
Brücke nach Anspruch 1, mit einem Steuerregister für direkten Speicherzugriff, um eine Adresse für die zu lesende Stelle und den Umfang des zu Lesenden zu halten, um dieses auszuführen.
The digital phased array transmitter of claim 15, wherein each delay circuit is controlled by a digital word provided by a control register (302) that may be loaded with a desired delay value.
Digitale phasengesteuerte Gruppen-Sendeantenne nach Anspruch 15, wobei jede Verzögerungsschaltung durch ein digitales Wort gesteuert wird, das durch ein Steuerregister (302) bereitgestellt wird, das mit einem gewünschten Verzögerungswert beladen sein kann.
The apparatus of claim 17 wherein said bit output has a separate load enable, and further comprising a control register having an input coupled to said microcode instruction register and an output coupled to said load enable.
Vorrichtung nach Anspruch 17, wobei der Bit-Ausgang eine getrennte Ladefreigabe hat, und ferner ein Steuerregister enthalten ist, der einen an den Mikrocodebefehlsregister gekoppelten Eingang und einen an die Ladefreigabe gekoppelten Ausgang hat.
The apparatus for in-circuit programming of claim 6, wherein the processor (100) controls the erasing, programming and verifying operations for the first memory array (140) through a control register (150) coupled to the first memory array.
Vorrichtung für die schaltkreisinterne Programmierung nach Anspruch 6, wobei der Prozessor (100) die Vorgänge des Löschens, Programmierens und Verifizierens für das erste Speicherarray (140) über ein Steuerregister (150) steuert, das mit dem ersten Speicherarray verbunden ist.
Processor according to claim 2, wherein said central processing unit (1) comprises a programmable debug compare unit (114) comprising a control register (121).
Prozessor nach Anspruch 2, wobei die zentrale Verarbeitungseinheit (1) eine programmierbare Debug-Vergleichseinheit (114) mit einem Steuerregister (121) umfaßt.