We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Digitale PLL-Einrichtung
digitalen Phasenregelkreis
digitalen Phasenregelschleife
The digital phase lock loop of any preceding claim wherein the multiplexor outputs the reference clock signal.
Digitale PLL-Einrichtung nach einem der vorhergehenden Ansprüche, bei der der Multiplexer das Referenz-Taktsignal ausgibt.
The digital phase lock loop of any preceding claim wherein the counter (38) comprises a four bit counter counting in a predetermined count cycle.
Digitale PLL-Einrichtung nach einem der vorhergehenden Ansprüche, bei der der Zähler (38) einen Vier-Bit-Zähler aufweist, der in einem vorbestimmten Zähl-Zyklus zählt.
Method and apparatus for calculating a divider in a digital phase lock loop
A digital phase lock loop decoder according to claim 1, characterized by delay correction means (34) coupled to said first and second delay line means (52;58,62,66) and adapted to compensate for variations in the delay times thereof.
Decoder für einen digitalen Phasenregelkreis (PLL) nach Anspruch 1, gekennzeichnet durch ein Verzögerungskorrekturmittel (34), das mit dem ersten und dem zweiten Verzögerungsleitungsmittel (52; 58, 62, 66) gekoppelt und so angepaßt ist, daß es Veränderungen deren Verzögerungszeiten kompensiert.
The digital phase lock loop of claim 5 wherein the phase adjustment comprises a 5 nanosecond (ns) phase adjustment.
Digitale PLL-Einrichtung nach Anspruch 5, bei der die Phaseneinstellung eine 5-Nanosekunden-(ns-) Phaseneinstellung aufweist.
The digital phase lock loop of any preceding claim wherein the phase adjustment oscillator adjusts a reference clock signal and a sample clock signal by a phase adjustment within Ethernet (IEEE 802.3) specifications.
Digitale PLL-Einrichtung nach einem der vorhergehenden Ansprüche, bei der Phaseneinstellungsoszillator ein Referenz-Taktsignal und ein Abtast-Taktsignal durch eine Phaseneinstellung innerhalb der Ethernet-(IEEE-82.3)-Spezifikationen einstellt.
The digital phase lock loop of claim 2 wherein the preamble acquisition circuit samples from a bit cell boundary of the Ethernet data to provide increased jitter tolerance at a bit cell center of the Ethernet data.
Digitale PLL-Einrichtung nach Anspruch 2, bei der die Präambelerfassungsschaltung die Bit-Zellen-Begrenzung der Ethernet-Daten abfragt, um eine vergrößerte Jitter-Toleranz an einem Bit-Zellen-Zentrum der Ethernet-Daten zu bewirken.
Method and device for controlling the mode of functioning of a digital phase lock loop.
Er worden alleen voorbeelden gegeven om u te helpen het woord of de woordcombinatie waarop u hebt gezocht, te vertalen. Deze worden niet door ons geselecteerd of gevalideerd en kunnen ongepaste taal bevatten. Wij vragen u melding te maken van voorbeelden die dienen te worden aangepast of verwijderd. Vertalingen met grof of informeel taalgebruik worden meestal rood of oranje gemarkeerd.