Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Registreer gratis: toegang tot meer resultaten en functies
in LabVIEW FPGA
Vertaling van "in LabVIEW FPGA" in Duits
in LabVIEW FPGA
This is fairly simple to implement in LabVIEW FPGA.
Ein solcher Fall ist in LabVIEW FPGA relativ einfach zu implementieren.
Here's how this would look in LabVIEW FPGA.
In LabVIEW FPGA würde das folgendermaßen aussehen.
The Case structure in LabVIEW FPGA is powerful, because it essentially represents a hardware trigger for all the code it encapsulates.
Die Case-Struktur in LabVIEW FPGA ist äußerst leistungsstark, denn sie ist im Grunde ein Hardwaretrigger für den gesamten Code, den sie umschließt.
Let's look at the exact same functionality using I/O nodes in LabVIEW FPGA.
Hier ist genau dieselbe Funktionalität mit I/O-Knoten in LabVIEW FPGA abgebildet.
The new Virtex-5 field-programmable gate array (FPGA) architecture is optimized to execute faster and more efficiently using single-cycle timed loops in LabVIEW FPGA.
Die neue Virtex-5-FPGA-Architektur wurde mithilfe von zeitgesteuerten Schleifen in LabVIEW FPGA für eine schnellere Ausführung und größere Effizienz optimiert.
This is evidenced by the embedded industry's quest to find higher level abstractions for FPGA design, such as C-to-gates tools, or graphical programming languages such as G in LabVIEW FPGA.
Dies zeigt sich in den Versuchen der Embedded-Branche, höhere Abstraktionsebenen für das FPGA-Design zu finden, wie etwa Synthesewerkzeuge oder grafische Programmiersprachen wie G in LabVIEW FPGA.
Digital I/O nodes can take advantage of the specialized structure called the single-cycle Timed Loop in LabVIEW FPGA, with which you can execute code at specified rates ranging from 2.5 to 200 MHz.
Digital-I/O-Knoten können von der speziellen Struktur einer zeitgesteuerten Schleife (SCTL, Single-Cycle Timed Loop) in LabVIEW FPGA profitieren. Damit kann Code in Bereichen von 2,5 bis 200 MHz ausgeführt werden.
This sine generation case (Figure 11b) uses the sine generator Express VI with which you can interactively configure a sine waveform with the required integer values in LabVIEW FPGA.
Dieser Fall (s. Abb. 11b) verwendet das Express-VI zur Erzeugung von Sinuskurven. Damit können Anwender in LabVIEW FPGA interaktiv eine Sinuskurve mit den erforderlichen Integer-Werten konfigurieren.
To use I/O modules in LabVIEW FPGA Mode, simply drag the module to the FPGA target in the LabVIEW Project, removing it from scan mode.
Um I/O-Module im LabVIEW FPGA Mode zu nutzen, zieht man das Modul per Drag and drop auf den FPGA im LabVIEW-Projekt, so dass es aus dem Scan-Modus entfernt wird.
Example modification to the NI-RFSA input loop on an NI Vector Signal Transceiver in LabVIEW FPGA to implement custom triggering from a DUT.
4: Beispielmodifikation der Eingangsschleife des NI-RFSA in LabVIEW FPGA für die Implementierung anwenderdefinierter Triggerung von einem Prüfling.
In LabVIEW FPGA, the pause trigger needs no configuration, because a simple Case structure can implement the same functionality in silicon.
In LabVIEW FPGA muss der Pausentrigger nicht konfiguriert werden, da eine einfache Case-Struktur dieselbe Funktionalität auf dem Chip implementiert.
If you are familiar with programming in LabVIEW FPGA for CompactRIO and other NI reconfigurable I/O (RIO) platforms, there are some differences between programming the master's local FPGA and the slave's FPGA.
Anwender, die mit der Programmierung von CompactRIO und anderen rekonfigurierbaren I/O-Plattformen von NI vertraut sind, werden Unterschiede zwischen der Programmierung des lokalen FPGA und der I/O-Erweiterung feststellen.
Synoniemen voor in LabVIEW FPGA in het Engels
Woord & uitdrukking van de dag
Afbeelding van de dag
Resultaten: 12. Exact: 12. Verstreken tijd: 124 ms.
