Examples with "incrementers" and their translation in Duits
An incrementer cell (10) as claimed in claim 5, wherein three of said 4-bit incrementers are arranged to form a 12-bit incrementer.
Andere resultaten
A buffer as claimed in claim 1, further characterised in that said address control logic includes an incrementer connected to receive the contents of said read pointer register and to apply such contents, incremented by one, to said address multiplexers.
Puffer nach Anspruch 1, der ferner dadurch gekennzeichnet ist, daß die Adreßsteuerlogik einen Aufwärtszähler aufweist, der angeschlossen ist, um die Inhalte des Lesezeigerregisters zu empfangen und um solche Inhalte, um eins erhöht, an die Adreßmultiplexer zu legen.
Method according to one of the previous claims, characterised in that the arithmetic unit in connection with an upstream memory unit, to which an output value of the arithmetic unit is returned, produces an incrementer.
Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Rechenwerk in Verbindung mit einem vorgeschalteten Speicherelement, in das ein Ausgabewert des Rechenwerkes zurückgeführt wird, einen Inkrementierer realisiert.
Apparatus as claimed in claim 6, wherein each range is addressed via an incrementer that wraps between the end points of that range.
Vorrichtung nach Anspruch 6, wobei jeder Bereich über einen Schrittzähler adressiert wird, der zwischen den Endpunkten dieses Bereiches alles umfaßt.
GRAY-CODE COUNTER HAVING A BINARY INCREMENTER AND METHOD OF OPERATING THE SAME
GRAY-CODE-ZÄHLER MIT EINEM BINÄREN INKREMENTIERER UND VERFAHREN ZU DESSEN BETRIEB
MEMORY CONTROL SYSTEM WITH INCREMENTER FOR GENERATING SPECTULATIVE ADDRESSES
SPEICHERSTEUERUNGSSYSTEM MIT INKREMENTIERER ZUR ERZEUGUNG VON SPEKULATIVEN ADRESSEN
The dynamic binary incrementer of claim 4 in which the dynamic wired OR gate is a domino OR gate.
Dynamischer, binärer Inkrementierer nach Anspruch 4, bei dem das dynamische, verdrahtete ODER-Gattter ein ODER-Gatter vom Typ Domino ist.
The method of Claim 1, wherein said incrementer being adapted for incrementing said test counter to count a number of lines for a Vsync pulse during said time period.
Verfahren nach Anspruch 1, wobei das Inkrementierglied dazu ausgelegt ist, den Prüfzähler zu inkrementieren, um während der genannten Zeitspanne eine Anzahl von Zeilen für einen VSync-Impuls zu zählen.
A microcomputer system according to claim 4, wherein the updating means (205) comprises an incrementer for incrementing the address pointer...
Mikrocomputersystem nach Anspruch 4, bei dem das Aktualisierungsmittel (205) eine Hochzählvorrichtung zum Hochzählen des Adressenzeiger enthält.
The invention of claim 13 wherein said incrementer means comprises: adder means for repetitively adding said incrementing value to the first vertical address and outputting a new vertical address after each successive addition until the second vertical address is equalled.
Objekt-Generator nach Anspruch 13, wobei die Inkrementierungseinrichtung aufweist: Addiermittel zum entsprechenden Addieren des Inkrementierungswertes zu der ersten vertikalen Adresse und zum Ausgeben einer neuen vertikalen Adresse nach jeder aufeinanderfolgenden Addition, bis die zweite vertikale Adresse erreicht ist.
Circuitry according to any one of claims 1 to 3, wherein the first control circuit includes a first address incrementer (12), data being stored in successive memory locations of the dual port RAM.
Schaltungen nach einem der Ansprüche 1 bis 3, wobei die erste Steuerschaltung einen ersten Adresseninkrementierer (12) enthält, wobei Daten in sukzessiven Speicherstellen in dem Doppelport-RAM gespeichert werden.
NON-POWER-OF-TWO GRAY-CODE COUNTER SYSTEM HAVING BINARY INCREMENTER WITH COUNTS DISTRIBUTED WITH BILATERAL SYMMETRY
NICHT AUF ZWEIERPOTENZ BASIERENDES GRAY-CODE ZÄHLERSYSTEM MIT EINEM BINÄREN INCREMENTIERER MIT ZWEISEITIG SYMMETRISCH VERTEILTEN ZAHLEN
The dynamic binary incrementer of claim 1 in which the second stage comprises a summing circuit, the summing circuit further comprising an exclusive OR circuit, the exclusive OR circuit receiving an input signal, a carry signal and providing an output signal therefrom.
Dynamischer, binärer Inkrementierer nach Anspruch 1, bei dem die zweite Stufe einen Summierungsschaltkreis umfasst, wobei der Summierungsschaltkreis ferner einen exklusiven ODER-Schaltkreis umfasst und wobei der exklusive ODER-Schaltkreis ein Eingangssignal und ein Übertragssignal empfängt und davon ausgehend ein Ausgangssignal liefert.