The programmable logic cell of claim 15, further comprising feedback means for connecting the data output of the register to an input of either the first or second logic gate.
Programmierbare Logikzelle gemäss Anspruch 15, ferner umfassend Rückkopplungsvorrichtungen zum Verbinden des Datenausgangs des Registers mit einem Eingang von entweder dem ersten oder zweiten Logikgatter.
The programmable logic cell according to any one of the above claims, wherein the connections between the output (234) and further programmable logic cells are made by hard wiring the chip.
Programmierbare Logikzelle gemäß einem der vorhergehenden Ansprüche, wobei die Verbindungen zwischen dem Ausgang (234) und weiteren programmierbaren Logikzellen durch Verdrahtung des Chips hergestellt werden.
Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits.
Programmierbare Leistungsverbindungsstruktur, Verfahren, logische Zelle und Architektur für programmierbare, integrierte Schaltungen.
The integrated circuit of claim 1, wherein each logic cell (100) in said array further includes a sense output (4), coupled to said logic function generator (1), to carry said generated logic value.
Integrierter Schaltkreis nach Anspruch 1, bei dem jede logische Zelle (100) in dem Feld weiterhin eine Meß- bzw. Prüfausgabe (4) aufweist, die mit dem Logikfunktionsgenerator (1) gekoppelt ist, um den erzeugten Logikwert zu übertragen.
The programmable logic cell of claim 15, further comprising an inverter having an input and an output, said input being connected to the first output of the fourth logic gate.
Programmierbare Logikzelle gemäss Anspruch 15, ferner umfassend einen einen Eingang und einen Ausgang aufweisenden Invertierer, wobei der Eingang mit dem ersten Ausgang des vierten Logikgatters verbunden ist.
The device according to any one of claims 1-3, wherein each said logic cell comprises at least one multiplexer and said at least one look-up table provides an input to the least one multiplexer.
Baustein nach einem der Ansprüche 1 bis 3, wobei jede der genannten Logikzellen mindestens einen Multiplexer umfasst, und wobei die genannte mindestens eine Verweistabelle einen Eingang in den mindestens einen Multiplexer vorsieht.
The programmable logic cell of claim 8, further comprising a fourth logic gate having at least first and second inputs and a first output, said first and second inputs being connected to the first outputs of the first and second logic gates, respectively.
Programmierbare Logikzelle gemäss Anspruch 8, ferner umfassend ein viertes Logikgatter, welches wenigstens einen ersten und zweiten Eingang und einen ersten Ausgang aufweist, wobei der erste und zweite Eingang mit dem ersten Ausgang des ersten beziehungsweise zweiten Logikgatters verbunden sind.
The method as set forth in claim 32, further comprising coupling each output port of a logic cell of each logic cluster to an input port of any other cell in the logic cluster through a single routing line of said third set of routing lines.
Das Verfahren nach Anspruch 32, ferner umfassend das Koppeln jedes Ausgangsports einer Logikzelle jedes Logikclusters mit einem Eingangsport irgendeiner anderen Zelle in dem Logikcluster über eine einzige Routing-Leitung des dritten Satzes von Routing-Leitungen.
This concept also works in reverse: the logic cell detects system states and sets the corresponding dummy crosspoints to be detected by the controller.
Das Konzept funktioniert auch in die Gegenrichtung: Die Logikzelle detektiert Systemzustände und setzt vereinbarte korrespondierende Dummy-Koppelpunkte, die der Controller identifiziert.
The programmable logic cell according to claim 1 wherein: a master-slave latch forming an output (232) of the data output means can be operated in either a system clock mode or a flush mode.
Programmierbare Logikzelle gemäß Anspruch 1, wobei: ein Master-Slave-Latch, das einen Ausgang (232) des Datenausgabemittels bildet, entweder in der Systemtakt-Betriebsart oder der Löschbetriebsart betrieben werden kann.
The programmable logic cell according to claim 10, wherein the additional input to the first (212,214, 216,218) and second (162,164, 166,168) master-slave latches is provided by an output of an off-chip controller.
Programmierbar Logikzelle gemäß Anspruch 10, wobei der zusätzliche Eingang für die ersten (212,214, 216,218) und die zweiten (222,224, 226,228) Master-Slave-Latches durch den Ausgang einer Steuereinrichtung außerhalb des Chips bereitgestellt wird.
An electronic hardware emulation system according to claim 5, characterized in that the output of the input units(28) is connected with a selectable logic function unit(41) of the logic cell(30).
Hardware-Emulationssystem nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgang der Eingangseinheiten (28) mit einer wählbaren Logikfunktionseinheit (41) der Logikzelle (30) verbunden ist.
The programmable logic cell of claim 15, wherein the first, second and fourth logic gates are AND gates.
Programmierbare Logikzelle gemäss Anspruch 15, wobei die ersten, zweiten und vierten Logikgatter UND-Gatter sind.