One advantageous use is an optical phase control loop.
A digital circuit arrangement as claimed in Claim 1 or 2, characterized in that a digital phase control loop including a counter is arranged subsequent to the circuit arrangement and that erasing of the stored sampling value is triggered at a presettable counting position of the counter.
Digitale Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Schaltungsanordnung ein einen Zähler aufweisender digitaler Phasenregelkreis nachgeschaltet ist und daß das Löschen des abgespeicherten Abtastwertes bei einem vorgebbaren Zählerstand des Zählers ausgelöst wird.
Oscillator circuit comprising a phase control loop.
Additionally, an analog/digital converter is arranged in the feedback branch (17) such that the phase detector of the phase control loop is embodied in a digital form.
Ferner ist in dem Rückkopplungszweig (17) ein Analog/Digital-Wandler angeordnet, so daß der Phasendetektor der Phasenregelschleife in digitaler Form ausgeführt ist.
Circuit according to one or several of the preceding claims 2 - 4, characterized in that the phase control loop (PLL) multiplies the frequency of the input signal applied to an input of the phase detector (PD).
Schaltung nach einem oder mehreren der vorangegangenen. Ansprüche 2-4, dadurch gekennzeichnet, dass der Phasenregelkreis (PLL) das dem einen Eingang des Phasendetektors (PD) zugeführte Eingangssignal in seiner Frequenz vervielfacht.
Circuit according to claim 1, characterized in that a voltage controlled oscillator is used as clock oscillator (VCO) forming a phase control loop together with a phase detector (PD).
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass als Taktoszillator (VCO) ein spannungsgesteuerter Oszillator verwendet wird, der mit einem Phasendetektor (PD) einen Phasenregelkreis bildet.
Arrangement according to Claim 12, characterized in that a frequency and phase control loop (18, 21, 22) is provided which combines the clock signal with the first sampling clock.
Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß eine Frequenz- und Phasenregelschleife (18, 21, 22) vorgesehen ist, welche das Taktsignal mit dem ersten Abtasttakt verkoppelt.
Circuit according to claim 5, characterized in that the clock signal (T) of the clock oscillator (VCO) is fed back via a divider (D) within the phase control loop (PLL).
Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass das Taktsignal (T) des Taktoszillators (VCO) über einen Teiler (D) in den Phasenregelkreis (PLL) zurückgeführt wird.
Phase control loop as claimed in Claim 2, characterized in that a first voltage divider (R2, R3) with ohmic resistors is meant when the nominal voltage generator (SG) is concerned.
Phasenregelkreis nach Anspruch 2, dadurch gekennzeichnet , daß es sich bei dem Sollspannungsgeber (SG) um einen ersten Spannungsteiler (R2, R3) mit ohmschen Widerständen handelt.
Receiver according to Claim 9, characterized in that the said fast locking-in means (33) include loop constant switchover means and an oscillator wobbulating the voltage controlled oscillator (27) of the said phase control loop.
Empfänger gemäß Anspruch 9, dadurch gekennzeichnet, daß die besagten schnellen Einrastmittel (33) Umschaltmittel der Schleifenkonstante enthalten sowie einen Schwingkreis, der den spannungsgesteuerten Schwingkreis (27) der besagten Phasenangleichungsschleife wobbelt.
Receiver according to Claim 6, characterized in that each of the reverse feedback loops of the said phase control loop includes bandpass filtering means (42, 43).
Empfänger gemäß Anspruch 6, dadurch gekennzeichnet, daß jede Rückkopplungsschleife der besagten Phasenangleichungsschleife über Bandpaßfiltermittel (42, 43) verfügt.
Receiver according to either of Claims 6 and 7, characterized in that the said phase control loop has a loop filter including an integrator filter (26) and a proportional integral corrector (32).
Empfänger gemäß irgendeinem der Ansprüche 6 und 7, dadurch gekennzeichnet, daß die besagte Phasenangleichungsschleife über ein Schleifenfilter verfügt, welches ein Integratorfilter (26) und einen Proportional-Integralkorrektor (32) enthält.
Receiver according to any one of Claims 6 to 8, characterized in that it includes means (33) for fast locking into the said phase control loop, by analysis of the said service signal (36).
Empfänger gemäß irgendeinem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß er über Mittel (33) zum schnellen Einrasten in die besagte Phasenangleichungsschleife durch Analyse des besagten Dienstsignals(36) verfügt.