According to a further preferred embodiment of the invention, the refresh circuit may further comprise a selection circuit for forwarding the address information depending on the information provided by the selection unit selecting information to the word line decoder.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung kann die Auffrischschaltung weiterhin eine Auswahlschaltung aufweisen, um die Adressinformation abhängig von der von der Auswahleinheit bereitgestellten Auswahlinformation an den Wortleitungsdekoder weiterzuleiten.
A memory according to any preceding claim including a back-up battery (15) for supplying power to the second refresh circuit (14) during power-down.
Speicher nach einem der vorausgehenden Ansprüche, mit einer Zusatzbatterie (15) zum Einspeisen von Energie in die zweite Auffrischschaltung (14) während des Zustandes niedrigerer Energie.
Dynamic memory device with refresh circuit and refresh method
The method of claim 18, further comprising the step of using the counter frequency established in said step (d) to program at least one of the refresh rate and the wait state interval of the programmable refresh circuit integrated with the semiconductor memory array.
Verfahren nach Anspruch 18, weiter umfassend den Schritt des Benutzens der Zählerfrequenz, die in dem genannten Schritt (d) bestimmt wurde, um zumindest eine von beiden, die Auffrischungsrate oder das Wartestatus-Intervall der programmierbaren Auffrischungsschaltung, die in die Halbleitermatrix integriert ist, zu programmieren.
A memory according to Claim 1 and 2 wherein the frequency of the refresh cycles produced by the second refresh circuit (14) is increased for a predetermined period during the transition from the power-down condition to the pwer-up condition.
Speicher nach Anspruch 1 und 2, bei dem die Frequenz der Auffrischzyklen, die von der zweiten Auffrischschaltung (14) erzeugt werden, über eine vorbestimmte Periode während des Übergangs von dem Zustand niedrigerer Energie auf den Zustand höherer Energie vergrößert wird.
REFRESH CIRCUIT FOR DYNAMIC MEMORY OF A DATA PROCESSOR EMPLOYING A DIRECT MEMORY ACCESS CONTROLLER
Auffrischungsschaltung für einen dynamischen Speicher eines Datenprozessors und Steuerungsgerät für direkten Speicherzugriff
A microprocessor having a dynamic memory refresh circuit.
The method as defined in claim 14, wherein said first accessing unit is a memory refresh circuit, said second accessing unit is a host interface circuit, and said third accessing unit is a disk formatter circuit.
Verfahren nach Anspruch 14, wobei die erste zugreifende Einheit eine Speicherauffrischungsschaltung ist, die zweite zugreifende Einheit eine Host-Schnittstellenschaltung ist und die dritte zugreifende Einheit eine Platten-Formatierungsschaltung ist.
Dynamic memory refresh circuit.
The memory control system of claim 1, wherein said memory controller (202) comprises a normal refresh circuit (206) that sends an autorefresh signal to said memory device (204) via said command bus (205).
Das Speichersteuersystem gemäß Anspruch 1, bei dem die Speichersteuerung (202) eine Normalauffrischschaltung (206) aufweist, die ein Auto-Auffrischsignal über den Befehlsbus (205) an die Speichervorrichtung (204) sendet.
A dynamic RAM according to any preceding claim, characterized in that said switching means (SW1,SW2) includes a multiplexer (23) coupled with the output signals of said address input circuit (17) and said refresh circuit (19).
Dynamischer RAM nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schalteinrichtung (SW1, SW2) einen Multiplexer (23) einschließt, der mit den Ausgangssignalen des Adresseneingabeschaltkreises (17) und des Auffrischungsschaltkreises (19) gekoppelt ist.
The memory control system of claim 4, wherein said refresh operation is a self-refresh memory control system of claim 1, wherein said memory controller (202) comprises a normal refresh circuit (206).
Das Speichersteuersystem gemäß Anspruch 1, bei dem die Speichersteuerung (202) eine Normalauffrischschaltung (206) aufweist.
"Bimodal" refresh circuit and method for using same to reduce standby current and enhance yields of dynamic memory products