A data router according to claim 3 wherein said packet counter means includes means for using said rollover signal to count said number of packets and bursts of said input data stored in said input buffer means.
Wegsucheinheit nach Anspruch 3, worin der Paketzähler eine Einrichtung zum Verwenden des Überschlagssignals zum Zählen der Anzahl von Paketen und Bursts der im Eingangspuffer abgespeicherten Eingangsdaten enthält.
A data router according to claim 1 wherein said offset counter means includes means for providing a rollover signal when said total number of bits in said input data has been stored in said input buffer means.
Wegsucheinheit nach Anspruch 1, worin der Offset-Zähler eine Einrichtung zum Bereitstellen eines Überschlagssignals, wenn die Bit-Gesamtzahl der Eingangsdaten im Eingangspuffer abgespeichert worden ist, enthält.
The circuit of claim 5, wherein said tap of said voltage divider is adjustable, so that the voltage applied to said second input (-) of said input buffer is adjustable.
Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Abgriff des Spannungsteilers einstellbar ist, so daß die an den zweiten Eingang (-) des Eingangspuffers angelegte Spannung veränderbar ist.
The circuit of any of claims 1 to 4, wherein said means for adjusting comprises: means (38) for applying a variable bias voltage to said first input (+) of said input buffer, for providing a DC offset to said input clock signal.
Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Einrichtung zum Einstellen aufweist: Einrichtungen (38) zum Anlegen einer variablen Vorspannung an den ersten Eingang (+) des Eingangspuffers, um einen Gleichspannungsoffset (DC) an dem Eingangs-Taktsignal zu erzeugen.
A data router according to claim 1 wherein said packet length memory means includes means for providing the total number of bits in said input data currently being stored in said input buffer means to said offset counter means.
Wegsucheinheit nach Anspruch 1, worin der Paketlängen-Speicher eine Einrichtung zum Bereitstellen der Gesamtzahl von Bits der Eingangsdaten, die gerade im Eingangspuffer abgespeichert werden, für den Offset-Zähler enthält.
A prefetch input driver as in claim 12 or 13, further comprising: a clock pulse generator generating a clock clocking said dynamic receiver, said clock being generated responsive to said input buffer (126E) being disabled.
Vorabrufeingangstreiber nach Anspruch 12 oder 13, weiterhin mit: einem Taktimpulsgenerator, der einen Takt erzeugt, der den dynamischen Empfänger taktet, wobei der Takt als Reaktion auf das Gesperrtsein des Eingangspuffers (126 E) erzeugt wird.
The encoding apparatus of claim 5 wherein said logic circuit comprises a linear combining network operatively connected between said input buffer and said shift register.
Die Encodervorrichtung nach Anspruch 5, wobei die Logikschaltung ein lineares Kombinationsnetzwerk umfasst, das operativ zwischen dem Eingangspuffer und dem Schieberegister angeschlossen ist.
An input buffer as in claim 1 further characterized by including means for placing said input buffer into said first mode of operation in response to a first state of logical control signals.
Eingangspufferschaltung nach Anspruch 1, ferner gekennzeichnet durch Mittel zum Einstellen der Eingangspufferschaltung in die erste Betriebsart abhängig von einem ersten Zustand der logischen Steuersignale.
Apparatus as claimed in claim 15, wherein if said digital signal processing unit attempts to read a data word not present in said input buffer, then said digital signal processing unit stalls.
Vorrichtung nach Anspruch 15, wobei, wenn die digitale Signalverarbeitungseinheit versucht, ein Datenwort, das in dem Eingangspuffer nicht vorhanden ist, zu lesen, dann die digitalen Signalverarbeitungseinheit anhält.
The data switch of claim 2 wherein each of said switch ports includes a single input buffer, said input buffer including means for addressing said information cells to one or more single switch ports.
Die Datenvermittlung von Anspruch 2, wobei jeder der Vermittlungsanschlüsse einen einzigen Eingangspuffer umfasst, wobei der Eingangspuffer eine Vorrichtung zum Adressieren der Informationszellen an einen oder mehrere einzelne Vermittlungsanschlüsse umfasst.
The circuit of claim 9, wherein the output of said phase detector is coupled to said input buffer to form a feedback loop so that said output of said phase locked loop and said input clock signal are controlled to be phase synchronous.
Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß der Ausgang des Phasendetektors zur Bildung einer Rückkoppelschleife mit dem Eingangspuffer verbunden ist, so daß der Ausgang der Phasenregelschleife und das Eingangs-Taktsignal so gesteuert werden, daß sie phasensynchron sind.
Apparatus as claimed in claim 14 and 20, wherein a multiple supply instruction word specifies a destination data for a first data word, said destination data being incremented for each subsequent data word stored in said input buffer as a result of said multiple supply instruction word.
Vorrichtung nach Anspruch 14 und 20, wobei ein Befehlswort für die Mehrfachzuführung Zieldaten für ein erstes Datenwort spezifiziert, wobei die Zieldaten für jedes nachfolgende Datenwort, das in dem Eingangspuffer als Ergebnis des Befehlswortes für die Mehrfachzufuhr schrittweise erhöht werden, gespeichert ist.
The data processing system of any preceding claim, further comprising a flag circuit connected to said ancillary handler (20) and operable to inform said control processor (12) that said ancillary data has been completely retrieved from said input buffer (18).
Datenverarbeitungssystem nach einem vorhergehenden Anspruch, ferner mit einer Merker-Schaltung, die an die Hilfsbehandlungseinrichtung (20) angeschlossen und so betreibbar ist, daß sie dem Steuerprozessor (12) meldet, daß die Hilfsdaten vom Eingangspuffer (18) vollständig wiedergewonnen worden sind...