Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Sluit u aan bij Reverso, het is gratis en gemakkelijk!
test pattern in memory
Vertaling van "test pattern in memory" in Duits
Hardware-Prüfmusters in Speicherarrayschaltungen
Hardware-Prüfmusters in Speicherschaltungen
The automatic method for the generation of a logical hardware test pattern in memory array circuits of claim 1, wherein the step of generating a graphical user interface allows manual input of a data pattern.
Automatisches Verfahren zur Erzeugung eines logischen Hardware-Prüfmusters in Speicherarrayschaltungen nach Anspruch 1, wobei der Schritt des Erzeugens einer graphischen Benutzeroberfläche eine manuelle Eingabe eines Datenmusters ermöglicht.
The automatic method for the generation of a logical hardware test pattern in memory circuits of claim 8, further comprising the step of automatically analyzing differences between the input logical pattern and the tested logical pattern.
Automatisches Verfahren zur Erzeugung eines logischen Hardware-Prüfmusters in Speicherschaltungen nach Anspruch 8, weiterhin mit dem Schritt des automatischen Analysierens von Unterschieden zwischen dem logischen Eingangsmuster und dem geprüften logischen Muster.
The automatic method for the generation of a logic hardware test pattern in memory array circuit of claim 3, wherein the pre-defined data pattern is selected from the group consisting of a checker board pattern, a stripe pattern, a random pattern, and a blanket pattern.
Automatisches Verfahren zur Erzeugung eines logischen Hardware-Prüfmusters in Speicherarrayschaltungen nach Anspruch 3, wobei das vordefinierte Datenmuster aus der folgenden Gruppe ausgewählt wird: ein Schachbrettmuster, ein Streifenmuster, ein Zufallsmuster und ein unstrukturiertes Muster.
Non-volatile semiconductor memory device having an improved testing mode of operation and method of forming checkerwise test pattern in memory cell array.
Nichtflüchtiges Halbleiterspeichergerät mit Prüfmodusbetrieb und Verfahren zur Bildung von Schachbrettprüfmustern in Speicherzellmatrix.
The automatic method for the generation of a logical hardware test pattern in memory circuits of claim 1, wherein the step of providing a link between the hierarchical name of each storage element and its geometrical location is performed using a layout versus schematic (LVS) tool.
Automatisches Verfahren zur Erzeugung eines logischen Hardware-Prüfmusters in Speicherschaltungen nach Anspruch 1, wobei der Schritt des Bereitstellens einer Verknüpfung zwischen dem hierarchischen Namen jedes Speicherelements und seiner geometrischen Speicherstelle unter Verwendung eines LVS-Werkzeuges (layout versus schematic) durchgeführt wird.
Woord & uitdrukking van de dag
Afbeelding van de dag
Resultaten: 5. Exact: 5. Verstreken tijd: 52 ms.
