The semiconductor memory device of claim 2, wherein the at least one switching element is a transmission gate.
The semiconductor memory device as claimed in claim 1, configured to perform bank-interleaved operation.
The semiconductor memory device of one of the preceding claims, wherein the internal identification register is programmable.
The semiconductor memory device of one of the preceding claims, wherein the value stored in the programmable access-time register is representative of one of a plurality of different delay times.
Halbleiter-Speichervorrichtung nach einem der vorstehenden Ansprüche, bei welcher der in dem programmierbaren Zugriffszeit-Register gespeicherte Wert eine aus einer Vielzahl verschiedener Verzögerungszeiten darstellt.
The semiconductor memory device as claimed in any of the preceding claims, characterized in that said at least one second transfer circuit has a structure equal to that of said first transfer unit.
Halbleiterspeichereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens eine zweite Übergabeschaltung den gleichen Aufbau hat wie die erste Übergabeeinheit.
The semiconductor memory device of one of the preceding claims, wherein the value is stored in the programmable access-time register after power is applied to the memory device during an initialization sequence.
Halbleiter-Speichervorrichtung nach einem der vorstehenden Ansprüche, bei welcher der Wert in dem programmierbaren Zugriffszeit-Register gespeichert wird, nachdem Energie während einer Initialisierungs-Sequenz an die Speichervorrichtung angelegt wird.
The semiconductor memory device of claim 1, wherein said capacitance value is the minimum value.
Halbleiterspeichervorrichtung nach Anspruch 1, wobei der Kapazitätswert der Minimalwert ist.
The semiconductor memory device claimed in claim 2, wherein said circuits provided outside of said decoder circuit include an address generator circuit.
Halbleiterspeichervorrichtung nach Anspruch 2, wobei die außerhalb der Decoderschaltung vorgesehenen Schaltungen eine Adreßgeneratorschaltung aufweisen.
The semiconductor memory device of one of the preceding claims, wherein the internal identification register is programmed after power is applied to the memory device or during initialization of the memory device.
Halbleiter-Speichervorrichtung nach einem der vorstehenden Ansprüche, bei welcher das interne Identifizierungs-Register programmiert wird, nachdem Energie an die Speichervorrichtung angelegt ist, oder während der Initialisierung der Speichervorrichtung.
The semiconductor memory device of any of claims 16 to 18, wherein said scanning circuit is activated on the basis of a clock signal.
Halbleiter-Speichervorrichtung nach einem der Ansprüche 16 bis 18, wobei die Abtastschaltung auf der Grundlage eines Taktsignals aktiviert wird.
The semiconductor memory device of claim 13, wherein a single charging transistor (31) is used in common for a plurality of said series-connected units.
Halbleiterspeichervorrichtung nach Anspruch 13, wobei ein einziger Ladetransistor (31) für eine Vielzahl der in Reihe geschalteten Einheiten gemeinsam verwendet wird.
The semiconductor memory device as claimed in claim 1, characterized in that the memory cell array comprises memory cells, each having a capacitor.
Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das Speicherzellen-Array Speicherzellen umfaßt, von denen jede einen Kondensator aufweist.
The semiconductor memory device as claimed in claim 1, characterized in that the predetermined structural parts comprise a decoder which selects columns of the memory cell array.
Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die vorbestimmten Strukturteile einen Dekodierer umfassen, der die Spalten des Speicherzellen-Arrays auswählt.