This invention relates to an intelligent connector and a bus controller.
bus controller and initial boot program patch method
universal serial bus controller with a direct memory access mode
bus system and bus controller for electronic systems
a schedule is generated to be implemented by the bus controller
un ordonnancement est généré afin d'être mis en oeuvre par le contrôleur de bus
system and method for preloading a bus controller with command schedule
préchargement d'un contrôleur de bus avec un programme d'instructions: système et procédé
the write-combining buffer transmits the information to the bus controller
ce tampon de combinaison d'écriture transmet les informations au contrôleur de bus
A bus controller has an improved performance achieved by reducing the data traffic of parallel buses.
Les prestations de ce contrôleur de bus sont améliorées du fait d'une réduction du trafic de données de bus parallèles.
Provided are a bandwidth adjustment method, a bus controller and a signal converter.
L'invention concerne un procédé d'ajustement de bande passante, un contrôleur de bus et un convertisseur de signal.
The virtual path includes at least a virtual peripheral bus controller and a virtual video controller.
Le passage virtuel comprend au moins un contrôleur de bus périphérique virtuel et un contrôleur vidéo virtuel.
Device, system and method of communicating between a bus controller and one or more remote terminals
Dispositif, système et procédé de communication entre un contrôleur de bus et un ou plusieurs terminaux distants
In one aspect, the bus controller is configured to distribute a command to one or more remote nodes corresponding to doors selected by the user.
Selon un aspect, le contrôleur de bus est configuré pour distribuer un ordre à un ou plusieurs nœuds à distance correspondant aux portes choisies par l'utilisateur.
The system has a first and second memory section for exchange of data from the isochronous messages between a processor and the bus controller.
Ce système possède une première et une deuxième partie mémoire servant à échanger des données provenant des messages isochrones entre un processeur et le contrôleur de bus.