Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Sluit u aan bij Reverso, het is gratis en gemakkelijk!
first variable delay circuit
Vertaling van "first variable delay circuit" in Frans
premier circuit à retard variable
premier circuit de retard variable
for commonly providing a test signal, a first variable delay circuit
produisant en commun un signal d'essai, un premier circuit à retard variable
The test apparatus is also provided with a first variable delay circuit, which delays the strobe signal and supplies it to the timing comparator.
L'appareil de test est également équipé d'un premier circuit de retard variable qui retarde le signal de validation et le fournit au comparateur de synchronisation.
The phase adjustment control circuit sets a delay quantity of the first variable delay circuit based on the comparison results outputted by the logic comparator.
Le circuit de contrôle d'ajustage de phase règle une quantité de retard du premier circuit de retard variable basée sur les résultats de comparaison sortis par le comparateur logique.
Each time the reference clock generator generates a reference clock, the delay control unit increases or decreases the delay amount in the first variable delay circuit unit and the second variable delay circuit unit.
Chaque fois que le générateur d'horloge de référence génère une horloge de référence, l'unité de commande de retard augmente ou réduit la valeur de retard dans la première et dans la seconde unité de circuit de retard variable.
a delay control unit for controlling the delay amounts in the first variable delay circuit unit and in the second variable delay circuit unit
une unité de commande de retard qui commande les valeurs de retard dans la première et dans la seconde unité de circuit de retard variable
a counter for generating the delay data by counting a system clock in which higher bits of the delay data is provided to the first variable delay circuit
un compteur générant les données de retard par comptage d'une horloge système dans laquelle des bits de poids fort des données de retard sont fournis au premier circuit à retard variable
each of which is connected to one of the plurality of test stations (ST1, ST2), a first data latch for holding delay data for the first variable delay circuit
dont chacun est connecté à l'une des stations d'essai de ladite pluralité de stations (ST1, ST2), un premier verrou de données retenant des données de retard pour le premier circuit à retard variable
Woord & uitdrukking van de dag
Afbeelding van de dag
Resultaten: 7. Exact: 7. Verstreken tijd: 42 ms.
