We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
The block size may, but does not necessarily, correspond to the number of instructions per instruction cache line.
La taille du bloc peut, mais ne doit pas nécessairement, correspondre au nombre d'instructions par ligne de l'antémémoire d'instruction.
An instruction cache line offset indicator that identifies the position of the first valid instruction may be generated and provided to the pre-decoder in a variety of ways.
Un indicateur de décalage d'unité de mémoire d'instructions qui identifie la position de la première instruction valide peut être généré et fourni au pré-décodeur de plusieurs manières différentes.
A private instruction cache is used for storing an instruction cache line which is replaced from the shared instruction cache.
Un cache d'instructions privé est utilisé pour stocker une ligne de cache d'instructions qui est remplacée par le cache d'instructions partagé.
An instruction cache is operable to store in an instruction cache line instructions having at least a first length and a second length, the second length longer than the first length.
Une mémoire cache d'instructions a pour fonction de stocker dans une ligne de mémoire cache d'instructions des instructions présentant au moins une première longueur et une deuxième longueur, la deuxième longueur étant supérieure à la première longueur.
each entry of the sparse cache stores a bit vector indicating whether or not a corresponding instruction cache line includes additional branch instructions
chaque entrée de la mémoire cache éparse stocke un vecteur de bit indiquant si une ligne de mémoire cache d'instruction correspondante comprend des instructions de branchement supplémentaire ou non
for each processor executing one or more of the threads to be synchronized, execution of the thread is halted at a barrier by rendering the determined instruction cache line unavailable
pour chaque processeur exécutant une ou plusieurs des unités d'exécution à synchroniser, l'exécution de l'unité d'exécution est arrêtée au niveau d'une barrière en rendant la ligne de cache d'instructions déterminée indisponible
an instruction cache line is determined for each of a plurality of program threads to be synchronized
une ligne de cache d'instructions est déterminée pour chaque unité d'exécution d'une pluralité d'unités d'exécution de programme à synchroniser
PREDECODE REPAIR CACHE FOR INSTRUCTIONS THAT CROSS AN INSTRUCTION CACHE LINE
MÉMOIRE CACHE DE RÉPARATION DE PRÉDÉCODAGE DESTINÉE À DES INSTRUCTIONS QUI CROISENT UNE LIGNE DE MÉMOIRE CACHE D'INSTRUCTIONS
Potentieel gevoelige of ongepaste informatie
Er worden alleen voorbeelden gegeven om u te helpen het woord of de woordcombinatie waarop u hebt gezocht, te vertalen. Deze worden niet door ons geselecteerd of gevalideerd en kunnen ongepaste taal bevatten. Wij vragen u melding te maken van voorbeelden die dienen te worden aangepast of verwijderd. Vertalingen met grof of informeel taalgebruik worden meestal rood of oranje gemarkeerd.