in order to optimize the memory requirements of the microchip, at least one separate read-only memory subunit and at least one writable memory subunit is provided in the memory element
Andere resultaten
each of the read-only memory subunits can correspond to a particular printer model or family type
chacune des sous-unités de mémoire morte peut correspondre à un modèle ou un type de famille particulier d'imprimante
In both cases, a separate comparator dedicated to each bus lane verifies that the subunit data was properly shifted between the data bus lane and memory storage location subunit.
Dans les deux cas, un comparateur séparé dédié à chaque voie de bus vérifie que les données de sous-unité ont été correctement déplacées entre la voie de bus de données et la sous-unité d'emplacement de stockage mémoire.
The cache is coupled to the block of memory cells adapted to handle a plurality of accesses to a same subunit of memory cells without a conflict such that the memory appears to be a random access memory to said plurality of accesses.
La mémoire cache est couplée au bloc de cellules de mémoire adapté pour permettre une pluralité d'accès à une même sous-unité de cellules de mémoire sans un conflit, de telle sorte que la mémoire semble être une mémoire vive pour ladite pluralité d'accès.
The block of memory cells is partitioned into subunits that have only a single port.
Le bloc de cellules de mémoire est partitionné en sous-unités qui ont seulement un port unique.
A shape-memory polymers comprising at least one monomer subunit represented by the following structural formula (1).
Read and write data steering logic in the I/O of a memory array is tested by providing a data bus lane for each addressable subunit of a memory array storage location.
L'invention concerne une logique d'aiguillage de données de lecture et d'écriture dans les E/S d'un réseau mémoire testée par fourniture d'une voie de bus de données à chaque sous-unité adressable d'un emplacement de stockage de réseau mémoire.
In this example, the memory 26 comprises also one or more conversion tables that convert differences in amplitudes Ex and Ey in meters or in a subunit of the meter.
Dans cet exemple, la mémoire 26 comporte aussi une ou plusieurs tables de conversion qui permettent de convertir des écarts Ex et Ey en amplitudes exprimées en mètres ou dans une sous-unité du mètre.
The control unit includes a lighting device control (15) subunit performing an illumination control to reduce the user's melatonin suppression from a preset timing before the reference time stored in the memory.
Ladite unité de commande comprend une sous-unité de commande (15) de dispositif d'éclairage, qui régule l'éclairage afin de réduire la suppression de mélatonine de l'utilisateur à partir d'un moment prédéfini précédant le moment de référence stocké dans la mémoire.
University of Toronto The role of GABA-ARs containing the alpha5 subunit in learning, memory and hippocampal synaptic plasticity
Université de Toronto Le rôle des GABA-AR contenant la sous-unité alpha5 en ce qui touche l'apprentissage, la mémoire et la plasticité synaptique de l'hippocampe
Recently, we used a combination of genetics and functional studies to demonstrate that rare mutations in the GLRA2 gene, encoding the glycine receptor alpha 2 subunit, are associated with ASD and unveiled novel roles for glycine signaling in synaptic plasticity and learning and memory in mice.
Récemment, nous avons utilisé un ensemble d'études génétiques et fonctionnelles pour démontrer que des mutations rares du gène GLRA2, codant pour la sous-unité alpha 2 des récepteurs de la glycine, sont associées au TSA (Pilorge et al., 2016).
Nona, winner of a master's level NSERC 2012 André Hamer Postgraduate Prize, will shed light on the role of kainate and NMDA receptor subunits in learning and memory.
Mme Nona, lauréate de 2012 du Prix d'études supérieures André-Hamer du CRSNG au niveau de la maîtrise, éclaircira le rôle que jouent les composants des récepteurs kaïnate et NMDA dans l'apprentissage et la mémoire.
the central processing unit is provided with a second memory which stores for every terminal unit (STB1, STB2, STB3) with which subunit it is linked
l'unité centrale présente une seconde mémoire dans laquelle il est enregistré pour chacune des unités terminales (STB1, STB2, STB3) avec laquelle des unités secondaires elle est reliée