We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
de la matrice de cellules de mémoire
de la matrice de cellules mémoire
du réseau de cellules de mémoire
The memory cells of each row of the memory cell array are provided with a plurality of word lines.
The processor may be configured to adjust a redundant information rate of each channel, where each of the channels is a path of the memory cell array from which data is at least one of stored and read.
Le processeur peut être configuré pour ajuster un débit d'informations redondantes de chaque canal, chacun des canaux étant un trajet du réseau de cellules de mémoire à partir duquel des données sont au moins soit stockées, soit lues.
In another application, the provision of multiple word lines enables precise measurements of voltages maintained by memory cells of the memory cell array.
Dans une autre application, la mise à disposition de plusieurs lignes de mots permet la tenue à jour de mesures de tensions précises par des cellules de mémoire de la matrice de cellules de mémoire.
the semiconductor device and its control method can reduce the sector selection circuits and accordingly the area of the memory cell array.
le composant à semiconducteur et son procédé de commande peuvent réduire les circuits de sélection de secteurs et, en conséquence, la surface du réseau de cellules de mémoire.
before performing a write operation for storing data into a first memory cell of the memory cell array
avant de réaliser une opération d'écriture pour stocker des données dans une première cellule de mémoire de la matrice de cellules de mémoire
a first input to receive write data which is representative of data to be written into the memory cells of the memory cell array in response to a write operation, and
une première entrée pour recevoir des données d'écriture qui sont représentatives de données qui doivent être écrites dans les cellules mémoire de la matrice de cellules mémoire en réponse à une opération d'écriture, et
wherein the memory cells of the memory cell array in the semiconductor memory device can be supplied with voltage allowing normal characteristics and operating of the semiconductor memory device to be maintained
les cellules de mémoire de la matrice de cellules de mémoire dans le dispositif de mémoire à semi-conducteurs pouvant être fournies avec une tension permettant des caractéristiques normales et faisant fonctionner le dispositif de mémoire à semi-conducteurs à maintenir
only when the external circuit and internal circuit read out data from the memory cell at the same address of the memory cell array, the circuits are permitted to simultaneously access the memory cell array.
ce n'est que lorsque le circuit externe et le circuit interne extraient des données de la cellule mémoire à la même adresse de la matrice de cellules mémoire que les circuits sont autorisés à accéder simultanément à la matrice de cellules mémoire.
a semiconductor integrated circuit device is provided with a semiconductor chip, a memory cell array arranged on the semiconductor chip, and first and second decoder rows arranged along both edges of the memory cell array
dispositif de circuit intégré à semi-conducteur équipé d'une puce à semi-conducteur, d'une matrice de cellules mémoire disposée sur la puce à semi-conducteur, et d'une première et d'une deuxième rangée de décodeurs disposées le long des deux bords de la matrice de cellules mémoire
of the memory cell array
de la matrice de cellules de mémoire
a semiconductor integrated circuit device having a capacitor-over-bit-line structure in which the capacitors of the memory cells of the memory cell array of a DRAM arranged on a semiconductor substrate are provided over bit lines (2BL)
l'invention concerne un circuit intégré semi-conducteur à structure "condensateur sur ligne de bits" dans laquelle les condensateurs des cellules mémoires de la mémoire RAM dynamique montées sur le substrat du semi-conducteur sont placés au-dessus des lignes de bits (2BL)
switches (SW0-SW) that turn on or off the respective power supplies of the respective row addresses (0-) of the memory cell array
des commutateurs (SW0-SW) qui mettent sous tension ou hors tension les alimentations respectives des adresses de rangée respectives de la matrice
Potentieel gevoelige of ongepaste informatie
Er worden alleen voorbeelden gegeven om u te helpen het woord of de woordcombinatie waarop u hebt gezocht, te vertalen. Deze worden niet door ons geselecteerd of gevalideerd en kunnen ongepaste taal bevatten. Wij vragen u melding te maken van voorbeelden die dienen te worden aangepast of verwijderd. Vertalingen met grof of informeel taalgebruik worden meestal rood of oranje gemarkeerd.