in a shared memory multiprocessor arranged such that a plurality of processors
a cache coherency directory for use in a shared memory multiprocessor computer system
Abstract: This thesis is dedicated to thé implementation of PEPSys (Parallel ECRC Prolog System) on a shared memory multiprocessor and to thé evaluation of this implementation.
Résumé : Cette thèse est consacrée à l'implémentation de PEPSys (Parallel ECRC Prolog System) sur un multiprocesseur à mémoire partagée et à l'évaluation de cette implémentation.
The multi-chip module configuration realizes a cache coherent distributed shared memory multiprocessor.
procedure calling method in shared memory multiprocessor, procedure calling program and recording medium
scalable shared memory multiprocessor system
a distributed shared memory multiprocessor computer system utilizes page placement policies to reduce data access latencies
un système informatique multiprocesseur à mémoire commune répartie utilise des politiques de placement de pages en vue de réduire les temps d'attente d'accès aux données
These chips can be configured as a 6-processor shared memory multiprocessor without external glue logic, and larger systems also can be configured using six 4-bit links/chip.
Ces circuits peuvent être configurés en un multiprocesseur à mémoire partagée formé par 6 processeurs sans nécessiter de logique externe pour les associer, et peuvent aussi former de plus grands systèmes grâce à des circuits de liaison de 4 bits.
SPLIT TRAFFIC ROUTING IN A DISTRIBUTED SHARED MEMORY MULTIPROCESSOR
MEMORY PROTECTION MECHANISM FOR A DISTRIBUTED SHARED MEMORY MULTIPROCESSOR WITH INTEGRATED MESSAGE PASSING SUPPORT
CACHE COHERENCE UNIT WITH INTEGRATED MESSAGE PASSING AND MEMORY PROTECTION FOR A DISTRIBUTED, SHARED MEMORY MULTIPROCESSOR SYSTEM
UNITE DE COHERENCE DE CACHE A PROTECTION DE MEMOIRE ET DE TRANSFERT DE MESSAGE INTEGREE POUR SYSTEME MULTIPROCESSEUR A MEMOIRE PARTAGEE REPARTIE