Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Sluit u aan bij Reverso, het is gratis en gemakkelijk!
generating a test pattern
Vertaling van "generating a test pattern" in Japans
試験パターンを生成する
テストパターンを生成する
The pattern generation device includes: a main memory for correlating a scan pattern data block containing pattern data for performing a scan test to a scan sequence data block containing an instruction indicating the sequence for supplying data of the scan pattern data block to the electronic device and storing them; and a data spreading section for executing the instruction in the scan sequence data block so as to spread pattern data in the corresponding scan pattern data block, thereby generating a test pattern.
電子デバイスのスキャン試験を行うための試験パターンを生成するパターン発生器であって、スキャン試験を行うためのパターンデータを含むスキャンパターンデータブロックと、スキャンパターンデータブロックのデータを電子デバイスに供給するべき順序を示す命令を含むスキャンシーケンスデータブロックとを対応付けて格納するメインメモリと、スキャンシーケンスデータブロックにおける命令を実行することにより、対応するスキャンパターンデータブロックにおけるパターンデータを展開し、試験パターンを生成するデータ展開部とを備えるパターン発生器を提供する。
A pattern generator includes: a main memory for storing a plurality of sequence data blocks for generating a test pattern; a first sequence cache memory for successively storing the sequence data blocks; a second sequence cache memory, a data spread section for successively executing the sequence data blocks stored in the first cache memory and generating a test pattern; and pre-read means.
試験パターンを生成するための複数のシーケンスデータブロックを格納するメインメモリと、シーケンスデータブロックを順次格納する第１のシーケンスキャッシュメモリと、第２のシーケンスキャッシュメモリと、第１のキャッシュメモリが格納したシーケンスデータブロックを順次実行し、試験パターンを生成するデータ展開部と、データ展開部が、一のシーケンスデータブロックを実行中に、他のシーケンスデータブロックを先読みするべき先読命令を検出した場合に、他のシーケンスデータブロックをメインメモリから読み出し、第２のシーケンスキャッシュメモリに格納する先読手段とを備えるパターン発生器。
A semiconductor test device, comprising a test device body generating a test pattern provided to a semiconductor device, a test head coming into contact with the semiconductor device to provide the test pattern generated by the test device body to the semiconductor device, a cable receiving the test pattern from the test device body and sending the test pattern to the test head, and a movable support part holding the cable and moving in the direction that releases a tension in the cable when the tension is produced in the cable.
半導体試験装置は、半導体デバイスに与えるテストパターンを生成する試験装置本体と、半導体デバイスに接触して、試験装置本体が生成したテストパターンを半導体デバイスに与えるテストヘッドと、試験装置本体からテストヘッドへテストパターンを受け渡すケーブルと、ケーブルを保持すると共に、ケーブルに張力が生じた場合に当該張力をリリースさせる方向へ移動する可動支持部とを備える。
A testing apparatus for testing a device to be tested is provided with a pattern generating section for generating a test pattern having a test signal to be supplied to the device to be tested; a timing signal generating section for generating a timing signal indicating timing for supplying the test signal to the device to be tested; a digital filter which filters the test pattern and outputs a jitter control signal indicating jitter corresponding to the test pattern; a jitter applying section for applying jitter to the timing signal by delaying the timing signal corresponding to the jitter control signal; and a waveform shaping section for generating a test signal by shaping the test pattern by having the timing signal to which the jitter is applied as reference.
被試験デバイスを試験する試験装置であって、被試験デバイスに供給すべき試験信号を定めた試験パターンを発生するパターン発生部と、被試験デバイスに試験信号を供給するタイミングを示すタイミング信号を発生するタイミング信号発生部と、試験パターンをフィルタリングして、試験パターンに応じたジッタを表すジッタ制御信号を出力するデジタルフィルタと、ジッタ制御信号に応じてタイミング信号を遅延することにより、タイミング信号にジッタを印加するジッタ印加部と、ジッタが印加されたタイミング信号を基準として、試験パターンを成形した試験信号を生成する波形成形部とを備える試験装置を提供する。
The device includes: modulation means (103) for generating a test pattern containing at least a first recording mark length; recording pulse string conversion means (104) for converting the generated test pattern into a recording pulse string containing trial write recording pulses havingdifferent time widths corresponding to at least the first recording mark length; light emission means (106); reproduction signal processing means (109) for holding as a first signal index characteristic, the relationship between a first signal index acquired according to the reproduction signal obtained from a predetermined region and the recording power; and recording condition calculation means (111) for obtaining a desired time width of a recording pulse of the first recording mark length.
この光学的情報記録再生装置は、追記型光ディスク媒体へ高速書き込みを行う際、記録パワー変調時のレーザ立上がり時間等の影響等に対して、記録パワーとパルス時間幅を制御して良好な信号品質を得るために、少なくとも記録パルス列の時間幅を効率よくかつ精度よく決定することを目的とし、少なくとも第１の記録マーク長を含むテストパターンを生成する変調手段１０３と、生成されたテストパターンを少なくとも第１の記録マーク長に対応したそれぞれ時間幅の異なる試し書き用記録パルスを含む記録パルス列に変換する記録パルス列変換手段１０４と、光照射手段１０６と、所定領域から得られた再生信号に基づいて取得した第１の信号指標と記録パワーとの関係を第１の信号指標特性として保持する再生信号処理手段１０９と、第１の記録マーク長の記録パルスの所望の時間幅を求める記録条件演算手段１１１とを備える。
Building a circuit for generating a test pattern as a part of tester function and a circuit for comparing test results and expected values in an LSI chip makes it possible to conduct testing within the chipTMs circuits.
Provided is a method for generating a test pattern such that the temperature of a semiconductor integrated circuit during testing is spaciously homogenized.
テスト時の半導体集積回路の温度を空間的に均一化するようなテストパターンを生成する。
A test device includes a pattern generator for generating a test pattern, a logic comparator for judging whether an electronic device is good or bad, and a fail memory for storing the judgment result of the logic comparator for each address of the electronic device.
試験パターンを生成するパターン発生器と、電子デバイスの良否を判定する論理比較器と、論理比較器の判定結果を電子デバイスのアドレス毎に格納するフェイルメモリとを備え、パターン発生器は、試験バースト長を格納するバースト長格納部と、先頭アドレス及び試験バースト長によって定まるアドレス領域に含まれるアドレスを順次生成してフェイルメモリに供給するアドレス発生器と、試験パターンを生成するために順次実行するべき命令のシーケンスを格納し、シーケンスに試験バースト長を更新するべき命令を含み、シーケンスに試験バースト長を更新するべき命令があった場合に、バースト長格納部が格納した試験バースト長を更新するインストラクションメモリとを有する試験装置を提供する。
A test apparatus for testing a device under test comprises a pattern memory for storing a test instruction series defining a test sequence for testing the device under test, a section register for storing a repetition section in response to specification of a repetition section representing at least one instruction to be repetitively executed in the test instruction series, an instruction cache for caching the test instruction series read out of the pattern memory, a memory control unit for reading the test instruction series from the pattern memory and writing it in an instruction cache, a pattern generating unit for reading instructions included in the test instruction series one by one from the instruction cache, executing the instructions one by one, and generating a test pattern corresponding to the executed instructions, and a signal output unit for generating a test signal from the test pattern and supplying it to the device under test.
被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験シーケンスを定める試験命令列を記憶するパターンメモリと、試験命令列中における、繰返し実行するべき少なくとも１つの命令を示す繰返し区間が指定されたことに応じて、繰返し区間を格納する区間レジスタと、パターンメモリから読み出された試験命令列をキャッシングする命令キャッシュと、パターンメモリから試験命令列を読み出して、命令キャッシュに書き込むメモリ制御部と、命令キャッシュから試験命令列に含まれる命令を順次読み出して実行し、実行される命令に対応する試験パターンを発生するパターン発生部と、試験パターンに基づく試験信号を生成し、被試験デバイスに供給する信号出力部とを備え、パターン発生部は、区間レジスタに繰返し区間が格納されている場合において、試験命令列における繰返し区間内の命令列を繰返し実行する試験装置を提供する。
Woord & uitdrukking van de dag
Afbeelding van de dag
Resultaten: 9. Exact: 9. Verstreken tijd: 21 ms.
