Vertaling van "code HDL" in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Développez votre design à l'aide de blocs de haut niveau qui simulent des implémentations hardware d'algorithmes et générez du code HDL de qualité.
Erstellen Sie Ihr Design mithilfe von Blöcken auf hoher Ebene, die Hardwareimplementierungen von Algorithmen simulieren und hochwertigen HDL-Code generieren.
Vous pouvez personnaliser un banc d'essai HDL en utilisant une variété d'options qui appliquent des stimuli sur le code HDL et vérifient ses résultats.
Sie können eine HDL-Testbench mithilfe einer Vielzahl von Optionen, die Impulse auf den HDL-Code anwenden, spezifisch anpassen.
Générer du code HDL et des testbench pour des modèles simples ne nécessitant d'aucune optimisation.
Erzeugen von HDL Code und Testbench für einfache Modelle.
Vérification du code HDL généré avec les testbench et la cosimulation
Verifizieren von HDL Code mittels Testbench und Cosimulation
Le code HDL généré peut être utilisé pour la programmation FPGA ou le prototypage et la conception ASIC.
Der generierte HDL-Code kann für die FPGA-Programmierung oder für ASIC-Prototypen und -Entwürfe verwendet werden.
Ces modèles hardware précis peuvent générer automatiquement du code HDL synthétisable pour l'implémentation sur FPGA, SoC et ASIC.
Diese genau auf die Hardware abgestimmten Modelle können lesbaren, synthetisierbaren HDL-Code für die FPGA-, SoC- und ASIC-Implementierung automatisch generieren.
Générez un code HDL synthétisable pour des implémentations sur FPGA et ASIC.
Erzeugen Sie synthetisierbaren HDL-Code für FPGA- und ASIC-Implementierungen.
Explorez, implémentez et vérifiez les designs FPGA, SoC, ou ASIC sans écrire de code HDL
FPGA-, SoC- oder ASIC-Entwürfe untersuchen, implementieren und verifizieren, ohne HDL-Code schreiben zu müssen
Concevez et explorez à haut niveau, puis générez et vérifiez le code HDL directement depuis MATLAB ou Simulink pour des projets de prototypage ou de production FPGA, ASIC ou SoC (system-on-chip).
Entwickeln und testen Sie Ihr System zunächst auf hohem Abstraktionsniveau und generieren und verifizieren Sie anschließend HDL-Code direkt aus MATLAB oder Simulink für FPGA-, ASIC- oder System-on-Chip (SoC)-Prototypen oder Produktionsprojekte.
Cosimulez vos modèles et tests MATLAB ou Simulink avec du code HDL écrit à la main ou généré s'exécutant dans un simulateur Mentor Graphics ou Cadence.
Kosimulieren Sie Ihre MATLAB- oder Simulink-Modelle und -Tests zusammen mit manuell geschriebenem oder generiertem HDL-Code, der auf einem Mentor Graphics- oder Cadence-Simulator ausgeführt wird.
Génération de code HDL à partir de MATLAB ou Simulink avec HDL Coder.
Generieren von HDL-Code aus MATLAB oder Simulink mit HDL Coder.
Génération de code HDL à l'aide du HDL Workflow Advisor intégré pour MATLAB et Simulink.
Generieren von HDL-Code mithilfe des integrierten HDL Workflow Advisor für MATLAB und Simulink.
Apprenez à configurer des modèles Simulink pour la génération de code HDL, à générer du code HDL et des testbenchs pour un modèle Simulink compatible, et à effectuer des optimisations de vitesse et de ressources.
Erfahren Sie, wie Sie Simulink-Modelle für die Generierung von HDL-Code vorbereiten, HDL-Code und eine Testbench für ein kompatibles Simulink-Modell generieren sowie Geschwindigkeits- und Flächenoptimierungen durchführen können.
