Vertaling van "du code HDL" in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Développez votre design à l'aide de blocs de haut niveau qui simulent des implémentations hardware d'algorithmes et générez du code HDL de qualité.
Erstellen Sie Ihr Design mithilfe von Blöcken auf hoher Ebene, die Hardwareimplementierungen von Algorithmen simulieren und hochwertigen HDL-Code generieren.
Ces modèles hardware précis peuvent générer automatiquement du code HDL synthétisable pour l'implémentation sur FPGA, SoC et ASIC.
Diese genau auf die Hardware abgestimmten Modelle können lesbaren, synthetisierbaren HDL-Code für die FPGA-, SoC- und ASIC-Implementierung automatisch generieren.
Apprenez à configurer des modèles Simulink pour la génération de code HDL, à générer du code HDL et des testbenchs pour un modèle Simulink compatible, et à effectuer des optimisations de vitesse et de ressources.
Erfahren Sie, wie Sie Simulink-Modelle für die Generierung von HDL-Code vorbereiten, HDL-Code und eine Testbench für ein kompatibles Simulink-Modell generieren sowie Geschwindigkeits- und Flächenoptimierungen durchführen können.
Cosimulez vos modèles et tests MATLAB ou Simulink avec du code HDL écrit à la main ou généré s'exécutant dans un simulateur Mentor Graphics ou Cadence.
Kosimulieren Sie Ihre MATLAB- oder Simulink-Modelle und -Tests zusammen mit manuell geschriebenem oder generiertem HDL-Code, der auf einem Mentor Graphics- oder Cadence-Simulator ausgeführt wird.
Générez automatiquement du code HDL ou C pour le prototypage et l'implémentation, sans codage manuel
Automatische Generierung von HDL- oder C-Code für die Prototypentwicklung und Implementierung ohne manuelle Programmierung
Générer du code HDL et des testbench pour des modèles simples ne nécessitant d'aucune optimisation.
Vérification du code HDL généré avec les testbench et la cosimulation
Verifizieren von HDL Code mittels Testbench und Cosimulation
Pour la partie numérique de votre système, vous pouvez générer du code HDL à l'aide de HDL Coder.
Objectif: Générer du code HDL et C pour la logique programmable (PL) et le processeur (PS) du SoC Zynq afin d'implémenter la transmission/réception.
Ziel: Erzeugen von HDL- und C-Code für die programmierbare Logik (Programmable Logic - PL) und dem Datenverarbeitungssystem (Processing System - PS) auf dem Zynq SoC zur Implementierung von TX/RX.
Intel DSP Builder ajoute à Simulink des blocs Intel qui peuvent être intégrés aux blocs natifs pour simuler et générer du code HDL.
Xilinx System Generator for DSP und Xilinx Model Composer fügen spezifische Blöcke von Xilinx zu Simulink hinzu, die zur Simulation und Codegenerierung in native Blöcke integriert werden können.
Vous pouvez produire du code HDL de qualité, quelle que soit votre expérience dans le domaine du design hardware.
Unabhängig davon, ob Sie über Erfahrungen in der Hardwareentwicklung verfügen, können Sie hochwertigen HDL-Code erstellen.
Vous pouvez utiliser Simulink Model Advisor au cours de la phase de design, puis créer des rapports lors de la génération du code HDL afin d'identifier les erreurs ou incohérences dans votre design. Vous pourrez alors adapter vos modèles pour qu'ils répondent à ces normes.
Sie können den Simulink Model Advisor während der Entwurfsphase nutzen und bei der HDL-Codegenerierung Berichte erstellen, um ungeeignete Konstrukte in Ihrem Entwurf zu identifizieren, sodass Sie Ihre Modelle an diese Richtlinien anpassen können.
