Vertaling van "CCP1CON" in Engels
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
El duty cycle de PWM se especifica escribiendo en el registro CCPR1L y en los bits de CCP1CON<5:4>.
The PWM duty cycle is specified by writing to the CCPR1L register and to the CCP1CON<5:4> bits.
Programar el duty cycle, escribiendo en el registro CCPR1L y CCP1CON<5:4>.
Set the PWM duty cycle by writing to the CCPR1L register and CCP1CON<5:4> bits.
El modo PWM con una salida está habilitado solo en el caso de que se pongan a cero los bits P1M1 y P1M0 en el registro CCP1CON.
A single output PWM mode is enabled only when bits P1M1 and P1M0 of the CCP1CON register are cleared.
La distribución de señales depende de los bits del registro PSTRCON, mientras que su polaridad depende de los bits CCP1M1 y CCP1M0 del registro CCP1CON.
Signal distribution is determined by the bits of the PSTRCON register, while it's polarity is determined by the CCP1M1 and CCP1M0 bits of the CCP1CON register.
La distribución de señales depende de los bits del registro PSTRCON, mientras que su polaridad depende de los bits CCP1M1 y CCP1M0 del registro CCP1CON.
Signal distribution depends on the bits of the PSTRCON register, while its polarity depends on the CCP1M1 and CCP1M0 bits of the CCP1CON register.
Seleccionar el período de señal PWM al introducir el valor en el registro CCPR1L y al utilizar los bits DC1B1 y DC1B0 del registro CCP1CON.
Set duty cycle of the PWM signal by writing a value to the CCPR1L register and using bits DC1B1 and DC1B0 of the CCP1CON register.
Nota: Borrando el registro CCP1CON se fuerza al latch de salida de comparación RC2/CCP1 al nivel bajo por defecto.
Note: Clearing the CCP1CON register will force the RC2/CCP1 compare output latch to the default low level.
El ciclo de trabajo de PWM se especifica al utilizar en total 10 bits: los ocho bits más significativos del registro CCPR1L y los dos bits menos significativos adicionales del registro CCP1CON (DC1B1 y DC1B0).
PWM DUTY CYCLE The PWM duty cycle is specified by using in total of 10 bits: eight MSbs of the CCPR1L register and two additional LSbs of the CCP1CON register (DC1B1 and DC1B0).
El ancho de pulsos de PWM se especifica al utilizar en total 10 bits: los ocho bits más significativos del registro CCPR1L y los dos bits menos significativos del registro CCP1CON (DC1B1 y DC1B0).
The PWM pulse width is determined by means of 10 bits in total: all bits (eight in total) of the CCPR1L register as MSbs and two bits of the CCP1CON register as LSbs (DC1B1 and DC1B0).
El suceso se selecciona con los bits de control CCP1M3:CCP1M0 (CCP1CON<3:0>).
The type of event is configured by control bits CCP1M3:CCP1M0 (CCPxCON<3:0>).
