Digital sigma-delta modulator as in claim 14, characterized in that the multibit parallel adder handles multibit adder signals that are all in two's complement form.
Device according to claim 4, characterised thereby, that a microprocessor (20), which operates in the nanosecond range and in which the function of the parallel adder (7) with intermediate storage is contained, is provided as processor.
Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß als Prozessor ein im Nanosekundenbereich arbeitender Mikroprozessor (20) vorgesehen ist, in welchem die Funktion des Parallel-Addierers (7) mit Zwischenspeicherung enthalten ist.
Pulse transit time measuring arrangement according to claim 5, characterised thereby, that the evaluating equipment (10) evaluates the content of the parallel adder (7) by a correlation process.
Impulslaufzeitmeßanordnung nach Anspruch 5, dadurch gekennzeichnet , daß die Auswerteeinrichtung (10) den Inhalt des Parallel-Addierers (7) nach einem Korrelationsverfahren auswertet.
Digital sigma-delta modulator as in claim 1, characterized in that the adder (AD) is a multibit parallel adder.
Digitaler Sigma-Delta-Modulator wie in Anspruch 1, dadurch gekennzeichnet, daß der Addierer (AD) ein Mehrbit-Parallel-Addierer ist.
5 and so forth, so there is a CMOS parallel adder per stage only a single inverter is in the carry-in signal at the.
5 und so fort an, so ergibt sich ein CMOS-Paralleladdierer, bei dem pro Stufe im Übertrag-Signalweg jeweils nur ein einziger Inverter liegt.
Parallel adder having removed dependencies.
A parallel adder as claimed in claims 3 and 4, characterized in that adding stages as claimed in claim 3 and adding stages as claimed in claim 4 alternately succeed one another in the parallel adder.
Paralleladdierwerk nach Anspruch 3 und 4, dadurch gekennzeichnet, daß in dem Paralleladdierwerk abwechselnd Addierstufen gemäß Anspruch 3 und Addierstufen gemäß Anspruch 4 aufeinanderfolgen.
Pulse transit time measuring arrangement according to claim 1, characterised thereby, that the analog-to-digital converter (6) displays more bits than are passed on to the parallel adder (7) and the remaining bits are fed to the logic member (20).
Impulslaufzeitmeßanordnung nach Anspruch 1, dadurch gekennzeichnet , daß der Analog-Digital-Wandler (6) mehr Bits aufweist als an den Parallel-Addierer (7) weitergeleitet und die restlichen Bits dem logischen Glied (20) zugeführt werden.