Vertaling van "delay blocks" in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
The driving circuit of claim I wherein the first and second ones of the delay blocks have the same structure.
Treiberschaltung nach Anspruch 1, bei der der erste und der zweite der Verzögerungsblöcke die gleiche Struktur besitzen.
The scanning circuit of claim 8 wherein the first delay blocks (72) is configured to produce a first delay and a second (96) of the delay circuits is configured to produce a second delay different from the first delay.
Abtastschaltung nach Anspruch 8, bei der die ersten Verzögerungsblöcke (72) so konfiguriert sind, daß sie eine erste Verzögerung bilden, und eine zweite (96) der Verzögerungsschaltungen so konfiguriert ist, daß sie eine von der ersten Verzögerung verschiedene, zweite Verzögerung bildet.
A bus as claimed in claim 3, wherein the delay blocks (24 - 26) of the bus structure are realized by flip-flops (27 - 28).
Bus nach Anspruch 3, bei dem die Verzögerungsblöcke (24 - 26) der Busstruktur durch Flip-Flops (27 - 28) realisiert sind.
An oscillator-free horizontal or vertical scanning circuit for scanning a matrix addressable display (40) in response to a sync signal, comprising: a driving circuit of claim 1, wherein at least one of the delay blocks includes a delay adjust terminal (102,104).
Oszillatorfreie Horizontal- oder Vertikal-Abtastschaltung zum Abtasten einer adressierbaren Matrixanzeige (40) ansprechend auf ein Synchronisiersignal, umfassend: eine Treiberschaltung nach Anspruch 1, wobei zumindest einer der Verzögerungsblöcke einen Verzögerungs-Einstellanschluß (102,104) aufweist.
A delay unit as claimed in Claim 3, characterized in that the number of unit delay elements (28) of delay blocks (22) connected downstream to one another is equal to powers of two in arithmetical progression.
Eine Verzögerungsschalteinheit, wie in Anspruch 3 beansprucht, dadurch gekennzeichnet, daß die Anzahl der einheitlichen Verzögerungselemente (28) der Verzögerungsblöcke (22), die stromabwärts miteinander verbunden sind, gleich der Potenz von zwei in arithmetischer Reihe sind.
A delay unit as claimed in Claim 1, characterized in that at least some of said delay blocks (22) comprise a number of cascade-connected unit delay elements (28).
Eine Verzögerungsschalteinheit, wie in Anspruch 1 beansprucht, dadurch gekennzeichnet , daß wenigstens einige der genannten Verzögerungsblöcke (22) eine Anzahl von hintereinander verbundenen, einheitlichen Verzögerungselementen (28) umfaßt.
A circuit as claimed in Claim 8, characterized in that said delay blocks (6-8, 38-40) present an asymmetric propagation delay.
Schaltkreis nach Anspruch 8, dadurch gekennzeichnet dass die Verzögerungsblöcke (6-8, 38-40) eine asymmetrische Signalausbreitung liefern.
The method of claim 26 wherein the step of controlling the delays of the delay blocks in response to the error signal comprises the step of selectively increasing or decreasing the delays of the delay blocks such that the error signal is reduced.
Verfahren nach Anspruch 26, bei dem der Schritt des Steuerns der Verzögerungen der Verzögerungsblöcke ansprechend auf das Fehlersignal den Schritt des selektiven Erhöhens oder Verringerns der Verzögerungen der Verzögerungsblöcke in der Art, daß das Fehlersignal verringert wird, aufweist.
The method of claim 29 wherein the step of delaying the sync signal a selected interval comprises the step of passing the sync signal through a chain of delay blocks (72, 84, 90-94, 96).
Verfahren nach Anspruch 29, bei dem der Schritt des Verzögerns des Synchronisiersignals um ein ausgewähltes Intervall den Schritt des Durchlassens des Synchronisiersignals durch eine Kette von Verzögerungsblöcken (72, 84, 90-94, 96) enthält.
A circuit as claimed in Claim 7, characterized in that said delay elements comprise a number of cascade connected, selectively enabled unitary delay blocks (6-8, 38-40).
Schaltkreis nach Anspruch 7, dadurch gekennzeichnet, dass die Verzögerungsbauelemente eine Anzahl von kaskadenförmig verbundenen selektiv freigeschalteten Einheitsverzögerungsblöcken (6-8, 38-40) aufweist.
This delay blocks the Distribution Agent and reduces the parallelism between the two agents.
This delay blocks the Distribution Agent.
Each preset can contain, for example, four Drive blocks (each with four channels), four Delay blocks (again each with four channels), and so on.
Jedes Preset kann z.B. vier Drive-Blöcke (mit jeweils vier Kanälen), vier Delay-Blöcke (wiederum mit jeweils vier Kanälen) usw. enthalten.