Examples with "Generierter HDL-Code" and their translation in Engels
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Der generierte HDL-Code erfüllt die in der Branche üblichen Regeln und ist zwecks Codeprüfung lesbar.
The generated HDL complies with industry-standard rules and is readable for code reviews.
Der generierte HDL-Code kann für die FPGA-Programmierung oder für ASIC-Prototypen und -Entwürfe verwendet werden.
The generated HDL code can be used for FPGA programming or ASIC prototyping and design.
Verifizieren Sie abstrahierte Funktionalität, simulieren Sie generierten HDL-Code auf einem mit Simulink verbundenen FPGA und erzeugen Sie nötige Modelle.
Verify high-level functionality, simulate generated HDL on an FPGA connected to Simulink, and generate models.
Bei der Generierung von HDL-Code können Sie einen Rückverfolgbarkeitsbericht erstellen. Bei diesem handelt es sich um einen HTML-Bericht, der vom generierten HDL-Code zurück auf die ursprüngliche MATLAB- oder Simulink-Quelle verweist.
When generating HDL code, you can create a traceability report, which is an HTML report that links from the generated HDL code back to its MATLAB or Simulink origin.
Mithilfe von HDL Coder generierten wir Code und einen Code-Generierungsbericht.
HDL Coder generiert zusammen mit HDL Verifier automatisch zwei Arten von Kosimulationsmodellen
HDL Coder works with HDL Verifier to automatically generate two types of cosimulation models
Dann konnten wir die Integration des generierten Algorithmus-HDL-Codes mit unserem manuellen Code automatisieren, einen Bitstream erstellen und ihn auf das FPGA herunterladen.
We were then able to automate integration of the generated algorithm HDL code with our hand code, build a bitstream, and download it to the FPGA.
HDL Coder generiert lesbaren VHDL- und Verilog-Code unter Wiederverwendung der Namenskonventionen Ihrer MATLAB- und Simulink-Funktionen und -Blöcke.
HDL Coder produces readable VHDL and Verilog code, re-using naming conventions from your MATLAB and Simulink functions and blocks.
Nach dem Entwurf der einzelnen Filter der Encoder- und Decoderketten wurde für jeden Filter Verilog-Code mit dem Filter Design HDL Coder generiert (Abb. 4).
After designing the individual filters in the encoder and decoder chains, we generated Verilog code for each filter using Filter Design HDL Coder (Figure 4).
Die Ingenieure entschieden sich darum für eine neue Methode, bei der die Entwicklung in MATLAB erfolgt und mit dem Filter Design HDL Coder synthetisierbarer RTL-Code generiert wird.
4: Das GUI des Filter Design HDL Coder mit einem Teil der Filterarchitektur sowie einem Abschnitt des generierten Codes.
Figure 4. Filter Design HDL Coder interface showing part of the filter architecture and a segment of generated code.
Potentieel gevoelige of ongepaste informatie
Er worden alleen voorbeelden gegeven om u te helpen het woord of de woordcombinatie waarop u hebt gezocht, te vertalen. Deze worden niet door ons geselecteerd of gevalideerd en kunnen ongepaste taal bevatten. Wij vragen u melding te maken van voorbeelden die dienen te worden aangepast of verwijderd. Vertalingen met grof of informeel taalgebruik worden meestal rood of oranje gemarkeerd.
