Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Registreer gratis: toegang tot meer resultaten en functies
HDL Coder generates
Examples with "HDL Coder generates" and their translation in Duits
HDL Coder generates readable, traceable, synthesizable VHDL or Verilog HDL.
HDL Coder generiert lesbaren, rückverfolgbaren und synthetisierbaren VDHL- oder Verilog HDL-Code.
Contactar con ventas Generate VHDL and Verilog code for FPGA and ASIC designs HDL Coder generates portable, synthesizable Verilog and VHDL code from MATLAB functions, Simulink models, and Stateflow charts.
HDL Coder ist das zentrale Werkzeug für die FPGA-Programmierung in der Coder generiert plattformunabhängigen, synthetisierbaren VHDL- und Verilog-Code aus MATLAB-Funktionen, Simulink-Modellen und Stateflow-Diagrammen.
Along with synthesizable VHDL and Verilog, HDL Coder generates IP cores that easily plug into Quartus Prime for system integration.
Neben synthetisierbarem VHDL- und Verilog-Code erzeugt HDL Coder auch IP-Kerne, die sich zur Systemintegration sehr einfach in Vivado IP Integrator einfügen.
Andere resultaten
We used HDL Coder to generate code and a summary report.
Mithilfe von HDL Coder generierten wir Code und einen Code-Generierungsbericht.
You can then use HDL Coder to generate synthesizable VHDL or Verilog RTL.
Dann können Sie mit HDL Coder synthetisierbaren VHDL- oder Verilog-RTL-Code generieren.
Use HDL Coder to generate high-quality, target-independent RTL and AXI interfaces from your hardware subsystem models.
Verwenden Sie HDL Coder, um hochwertige, zielunabhängige RTL- und AXI-Schnittstellen aus Ihren Hardware-Teilsystemmodellen zu generieren.
HDL Coder lets you generate synthesizable HDL code for FPGA and ASIC implementations in a few steps
Mit HDL Coder können Sie synthetisierbaren HDL-Code für FPGA- und ASIC-Implementierungen in nur wenigen Schritten generieren
We have adopted a new approach, one in which we design in MATLAB and use Filter Design HDL Coder to generate synthesizable RTL code.
Die Ingenieure entschieden sich darum für eine neue Methode, bei der die Entwicklung in MATLAB erfolgt und mit dem Filter Design HDL Coder synthetisierbarer RTL-Code generiert wird.
Capabilities Working with Filter Design HDL Coder Design filters and generate VHDL and Verilog code.
Entwerfen Sie digitale Filter und generieren Sie effizienten, synthetisierbaren und portablen VHDL- und Verilog-Code für die Implementierung auf FPGAs oder ASICs.
HDL Coder to automatically generate synthesizable Verilog or VHDL code from Simulink and MATLAB for implementing hardware designs
Entwickeln und verifizieren Sie stark abstrahierte Hardwareentwürfe und generieren Sie automatisch synthetisierbaren RTL-Code für FPGA-, ASIC- oder SoC-Zielsysteme.
When used with HDL Verifier, HDL Coder automatically generates cosimulation and FPGA-in-the-loop models to accelerate the workflow for FPGA or ASIC design verification.
Außerdem können Sie Skriptdateien erstellen, um die Kompilierung und Simulation Ihres Codes in HDL-Simulatoren zu Coder generiert zusammen mit HDL Verifier automatisch zwei Arten von Kosimulationsmodellen
Generate VHDL and Verilog code for FPGA and ASIC designs with HDL Coder.
Generieren Sie mit HDL Coder VHDL- und Verilog-Code für FPGA- und ASIC-Entwürfe.
Generate algorithm IP into reference designs with HDL Coder.
Generieren einer Algorithmus-IP für Referenzdesigns mit dem HDL Coder.
Synoniemen voor HDL Coder generates in het Engels
Woord & uitdrukking van de dag
Afbeelding van de dag
Resultaten: 69. Exact: 3. Verstreken tijd: 103 ms.
