We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
HDL code generation
Die Verknüpfung von Algorithmenentwurf und Hardwareimplementierung umfasst mehr als nur die HDL-Codegenerierung.
Connecting algorithm design to hardware implementation involves more than just HDL code generation.
Abbildung 6: Modelle des Regelungsalgorithmus für die C- und HDL-Codegenerierung.
Generieren Sie während der HDL-Codegenerierung eine SystemVerilog-Testbench aus einem Simulink-Modell.
Generate a SystemVerilog test bench from a Simulink model during HDL code generation.
Um mit der Anpassung Ihres Algorithmus an die HDL-Codegenerierung zu beginnen, laden Sie den HDL Coder Evaluation Reference Guide herunter.
To start adapting your algorithm for HDL code generation, download the HDL Coder Evaluation Reference Guide.
Sie können den Simulink Model Advisor während der Entwurfsphase nutzen und bei der HDL-Codegenerierung Berichte erstellen, um ungeeignete Konstrukte in Ihrem Entwurf zu identifizieren, sodass Sie Ihre Modelle an diese Richtlinien anpassen können.
You can use the Simulink Model Advisor during the design phase, and create reports when generating HDL code to identify unsuitable constructs in your design so that you can adapt your models to satisfy these guidelines.
Während der HDL-Codegenerierung können Sie diesen als Ziel auswählen und festlegen, wie Ihre Entwurfs-I/O anderen Elementen auf und außerhalb der Platine oder AXI-Schnittstellen, wie etwa Speicher-Controllern oder Systembussen, zugeordnet wird.
During HDL code generation, you can then select it as the target and define how your design's I/O maps to other components on the board, off the board, or to AXI interfaces such as memory controllers or system busses.
Als wir funktional korrekte Modelle mit den gewünschten Komponentenraten vorliegen hatten, gruppierten wir alle für die C-Codegenerierung vorgesehenen Komponenten in einem Algorithmus-C-Modell und alle Komponenten für die HDL-Codegenerierung in einem Algorithmus-HDL-Modell (Abbildung 6).
Once we had functionally correct models with the desired component rates, we grouped all components intended for C code generation into an algorithm C model and all components intended for HDL code generation into an algorithm HDL model (Figure 6).
Erfahren Sie, wie Sie DSP-Algorithmen im Hinblick auf effiziente Implementierungen optimieren können, indem Sie die HDL-Codegenerierung für FPGAs nutzen.
Learn to optimize DSP algorithms for efficient implementations using HDL code generation for FPGAs. Details and enroll
HDL-Codegenerierung mit nativer Gleitkommaunterstützung vereinfacht die Übertragung von FPGA, besonders bei Operationen mit hochdynamischem Bereich.
Er worden alleen voorbeelden gegeven om u te helpen het woord of de woordcombinatie waarop u hebt gezocht, te vertalen. Deze worden niet door ons geselecteerd of gevalideerd en kunnen ongepaste taal bevatten. Wij vragen u melding te maken van voorbeelden die dienen te worden aangepast of verwijderd. Vertalingen met grof of informeel taalgebruik worden meestal rood of oranje gemarkeerd.
