Vertaling van "RAM-Zelle" in Engels
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Eine statische RAM-Zelle nach Anspruch 7, ferner eine Schicht aus Silicid (22, 34) umfassend, die über den Polysilicium-Elektroden und den Durchverbindungen gebildet ist.
A static RAM cell as defined in claim 7 further comprising a layer of silicide (22, 34) formed over said polysilicon electrodes and interconnects.
Eine statische RAM-Zelle nach Anspruch 8, bei der jeder Transistor in einer Insel in dem Substrat (10) aufgebaut ist, die elektrisch isoliert ist von dem Rest des Substrats.
A static RAM cell as defined in claim 8 wherein each transistor is constructed in an island in said substrate (10) which is electrically isolated from the rest of the substrate.
Eine dynamische RAM-Zelle gemäß einem beliebigen der Ansprüche 1 bis 6, bei dem der vergrabene Isolierkragen aus Siliciumdioxid besteht.
A dynamic random access memory cell according to anyone of the claims 1 to 6 wherein said buried insulating collar is silicon dioxide.
Eine dynamische RAM-Zelle gemäß Anspruch 5, bei dem die Elektrode (32) aus starkdotiertem polykristallinen Silicium besteht.
A dynamic random access memory cell according to claim 5 wherein said electrode (32) is comprised of heavily doped polycrystalline silicon.
Statische RAM-Zelle mit Stromversorgung über die Spaltenleiter.
Verfahren nach Anspruch 4, bei dem die Siliziumoxid-Dünnschicht eine dielektrische Schicht eines gestapelten Kondensators (41) einer dynamischen RAM-Zelle ist und durch eine thermische Oxidation einer polykristallinen Siliziumschicht gebildet wird.
A process according to claim 4, wherein said silicon oxide thin layer is a dielectric layer of a stacked capacitor (41) of a dynamic RAM cell, and is formed by a thermal oxidation of a polycrystalline silicon layer.
Dynamische RAM-Zelle mit hoher Dichte.
High density dynamic ram cell.
Eine statische RAM-Zelle nach Anspruch 9, bei der die Gate-Elektrode (20) selbstausgefluchtet ist mit den Kanten des Source- (24) und Drain- (26)-Bereichs.
A static RAM cell as defined in claim 9 wherein said gate electrode (20) is self-aligned with the edges of the source (24) and drain (26) regions.
Eine dynamische RAM-Zelle gemäß Anspruch 1, in dem der vergrabene Isolierkragen (36) zusammenhängend mit einem Teil dieser mindestens einen Zugangsvorrichtung (12) ist.
A dynamic random access memory cell according to claim 1 wherein said buried insulating collar (36) is contiguous with a portion of said at least one access device (12).
Eine dynamische RAM-Zelle gemäß Anspruch 1 oder 2, die ferner Mittel (38, 44, 46) zum Zusammenschließen dieser mindestens einen Zugangsvorrichtung (12) und dieses mindestens einen Speichermittels (14) umfaßt.
A dynamic random access memory cell according to claim 1 or 2 further including means (38, 44, 46) for interconnecting said at least one access device (12) and said at least one storage means (14).
Eine dynamische RAM-Zelle gemäß einem beliebigen der Ansprüche 1 bis 4, bei der dieses mindestens eine Speichermittel (14) eine Elektrode (32) ist, die in einer isolierten, beabstandeten Beziehung zu dem Substrat (16) angeordnet ist.
A dynamic random access memory cell according to anyone of the claims 1 to 4 wherein said at least one storage means (14) is an electrode (32) disposed in an insulating spaced relationship with said substrate (16).
Dynamische RAM-Zelle mit einem gemeinsamen Grabenspeicherkondensator, welcher durch die Seitenwände definierte Brückenkontakte und Torelektroden aufweist.
Dynamic RAM cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes.
Eine RAM-Zelle besteht im Wesentlichen aus zwei n- oder p-Kanal-Transistoren, wobei der Gate-Anschluß eines Transistors an den Ausgang des zweiten Transistors und der Gate-Anschluss des zweiten Transistors an den Ausgang des ersten Transistors rückgekoppelt ist.
A RAM cell substantially consists of two n or p channel transistors, whereby the gate terminal of one transistor is back-coupled to the output of the second transistor and the gate terminal of the second transistor is back-coupled to the output of the first transistor.
