Kleine Abweichungen erzielst du nur durch Ändern des Systemtaktes.
Small deviations you achieve only by changing the system clock.
Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
VERFAHREN ZUR GENERIERUNG EINES SYSTEMTAKTES EINER EMPFANGSEINRICHTUNG UND EMPFANGSEINRICHTUNG HIERZU
METHOD FOR CREATING A SYSTEM CLOCK IN A RECEIVER DEVICE AND CORRESPONDING RECEIVER DEVICE
Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Synchronisationsimpulsdetektor (23) die gemessene Zeitdifferenz von zwei aufeinanderfolgenden Taktzyklen in Form einer ganzen Zahl (H I) und einem Bruchteil (ϕ I) von Zyklen eines Systemtaktes liefert.
Apparatus according to claim 11, characterized in that the synchronization pulse detector (23) supplies the measured time difference of two subsequent clock cycles in form of an integer number (H I) and a fraction (ϕ I) of cycles of a system clock.
Taktgeber (100) nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Grenzwert (G2, G2') eine erste maximal zulässige Phasenabweichung des Systemtaktes (c1) mindestens während vorgegebener erster Zeitintervalle (I1) vorgibt.
A clock generator (100) as set forth in claim 1, characterized in that a second limit value (G2, G2') defines a first maximum permissible phase deviation of the system clock (cl) at least during predetermined first time intervals.
Schaltungsanordnung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , daß jeder Ein- bzw. Auslesevorgang einer Bildzeile nach dessen Auslösung mit dem nächsten Impuls des Systemtaktes beginnt.
Circuit arrangement as claimed in Claim 1 or 2, characterized in that each writing or reading operation for a picture line, once it has been triggered, commences at the next pulse of the system clock.
Anordnung nach Anspruch 1, dadurch gekennzeichnet, die Taktfrequenz des Systemtaktes kein gemeinsames Vielfaches der Taktfrequenzen der differierenden Zeitraster ist.
Arrangement according to Claim 1, characterized the clock frequency of the system clock is not a common multiple of the clock frequencies of the different time patterns.
Verfahren nach Anspruch 1, wobei die mehreren Initialisierungsparameter umfassen: Systemparameter; Geräteparameter einer SDRAM Einheit; und ein Verhältnis der Zeitdauer eines Systemtaktes und eines Taktes der SDRAM Einheit.
The method of claim 1, wherein the plurality of initialization parameters comprises: system parameters; device parameters of a SDRAM unit; and a time period ratio of a system clock and a SDRAM unit clock.
MS3) die Dauer eines Systemtaktes nicht überschreitet.
MS3) does not exceed the duration of a system clock.
Das Einschaltsignal wird aus einem Stuertakt (ST) abgeleitet, dessen Taktfrequenz klein gegen die Frequenz des Systemtaktes (T) ist.
The activation signal is extracted from a control clock (ST) operating at a lower frequency than that of the system clock (T).
Einrichtung nach einem der Ansprüche 2 - 4, dadurch gekennzeichnet, daß die Steuereinrichtung eine auf das Ausgangssignal der Taktlogikeinrichtung ansprechende Synchronisierlogikeinrichtung (75,76,79) zur Lieferung des Phaseninvertierungssignals synchron bezüglich des Systemtaktes einschließt.
Apparatus according to any of Claims 2 to 4, characterised in that the control means includes synchronising logic means (75, 76, 79) responsive to the clock logic means output signal for providing the phase inversion signal synchronously with respect to the system clock.
Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie weiterhin eine Flaggenerzeugungslogik zur Erzeugung eines Flaggensignals (MSD154F) jedesmal dann einschließt, wenn das Phaseninvertiersignal die Phase des Systemtaktes invertiert.
Apparatus according to any of the preceding claims, characterised in that it further includes flag generation logic (81) for generating a flag signal (MST154F) whenever the phase inversion signal inverts the phase of the system clock.
Digitales Verarbeitungssystem nach Anspruch 1, wobei die Anzahl der Speicher (3A - 3E) ungefähr gleich dem Verhältnis von Datenzugriffs-Verzögerungszeit zur Periode des Systemtaktes ist.
A digital processing system according to Claim 1, wherein the number of said memories (3A-3E) is approximately equal to the ratio of the data access delay time to the period of the system clock.
