Programmable interrupt controller, interrupt system and method.
Method and apparatus for object-oriented interrupt system
Microprocessor with registered clock counting for at a predetermined count producing a command signal of adjustable shape, and a hierarchical interrupt system for use therewith.
Mikroprozessor mit Taktzählung mit Hilfe von Registern, um bei einem zuvor bestimmten Zählerstand ein Befehlssignal einstellbarer Form zu erzeugen, und damit zu verwendendes hierarchisches Unterbrechungssystem.
The method of claim 1, wherein the data processing system has a level sensitive interrupt system for processing hardware interrupts.
Verfahren nach Anspruch 1, bei dem das Datenverarbeitungssystem ein pegelempfindliches Unterbrechungssystem zum Verarbeiten von Hardware-Unterbrechungen hat.
Interrupt system for peripheral controller.
Unterbrechungssystem für peripheres Steuerwerk.
ANTITHEFT INTERRUPT SYSTEM FOR VEHICLE STARTER OR SOLENOID CIRCUIT
DIEBSTAHLSICHERES UNTERBRECHUNGSSYSTEM FÜR DEN ANLASSER ODER DIE SOLENOIDSCHALTUNG EINES KRAFTFAHRZEUGES
The process steps of building and unpacking run in parallel, without having to interrupt system operation.
Die Prozessschritte Bauen und Entpacken laufen parallel, ohne den Betrieb der Anlage unterbrechen zu müssen.
All drivers normally transmit and receive interrupt driven and therefore require the integration into the interrupt system of the device.
Alle Treiber senden und empfangen normalerweise im Interruptbetrieb und erfordern somit die Einbindung in das Interruptsystem des Gerätes.
This innovation establishes a completely new generation of machines that allows the building and unpacking process steps to run simultaneously without having to interrupt system operations.
Diese Neuentwicklung begründet eine völlig neue Maschinengeneration, bei der die Prozessschritte Bauen und Entpacken parallel laufen, ohne den Betrieb der Anlage unterbrechen zu müssen.
However, maintenance, enhancements and/or other circumstances may limit and/or temporarily interrupt system use.
Optimize the remapping interrupt system.
The interrupt system had 16 program levels in hardware, each with its own set of general-purpose registers.
Das Interruptsystem umfasste 16 Hardinterrupts, denen jeweils ein eigener Satz an Registern im CPU-Kern zur Verfügung stand.
It uses the well-established RISC architecture, but features some microcontroller-specific extensions such as bit-addressable memory and an interrupt system optimized for low-latency.
Sie orientiert sich am RISC-Konzept, besitzt aber einige Mikrocontroller-typische Erweiterungen, wie zum Beispiel bitadressierbaren Speicher und auf geringe Latenzzeiten optimiertes Interruptsystem.