Vertaling van "DRAM array" in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
The computer system of claim 2, wherein the burst sequencer includes circuitry to access the DRAM array at both edges of the second clock signal.
Computersystem nach Anspruch 2, wobei die Signalfolge-Ablaufsteuerung eine Schaltung zum Zugreifen auf die DRAM-Matrix an beiden Flanken des zweiten Taktsignals umfaßt.
The method of claim 23 further comprising precharging bit lines of the DRAM array during the time that the data values are read from the read buffer memory to the bus.
Verfahren nach Anspruch 23, ferner umfassend das Vorausaufladen von Bit-Leitungen der DRAM-Matrix während der Zeit, in der die Datenwerte aus dem Lese-Pufferspeicher in den Bus gelesen werden.
The computer system of claim 1, wherein the control circuit comprises a burst sequencer (300) which accesses the DRAM array in a self-timed manner asynchronous with respect to the first clock signal.
Computersystem nach Anspruch 1, wobei die Steuerschaltung eine Signalfolge-Ablaufsteuerung (300) umfaßt, die in selbst ausgelöster Weise asynchron zu dem ersten Taktsignal auf die DRAM-Matrix zugreift.
The computer system of claim 1, wherein the next level cache memory further comprises a refresh counter (802) which stores the address of a DRAM array which is currently being refreshed.
Computersystem nach Anspruch 1, wobei der nächste-Stufe-Cache-Speicher ferner einen Auffrischzähler (802) umfaßt, der die Adresse einer DRAM-Matrix speichert, die gerade aufgefrischt wird.
The computer system of claim 1, wherein the control circuit comprises a circuit path for routing the second clock signal, wherein the circuit path is located such that the second clock signal is synchronized with data values written to or read from the DRAM array.
Computersystem nach Anspruch 1, wobei die Steuerschaltung einen Schaltungspfad zur Wegsteuerung des zweiten Taktsignals umfaßt, wobei der Schaltungspfad derart angeordnet ist, daß das zweite Taktsignal mit Datenwerten synchronisiert wird, die in die DRAM-Matrix geschrieben oder aus ihr gelesen werden.
The computer system of claim 9, wherein the number of data amplifiers in the data amplifier circuit is selected to allow the data amplifier circuit to simultaneously store all of the data values required for a burst access of the DRAM array.
Computersystem nach Anspruch 9, wobei die Anzahl an Datenverstärkern in der Datenverstärker-Schaltung so gewählt ist, daß alle Datenwerte, die für einen Stoßzugriff auf die DRAM-Matrix erforderlich sind, von der Datenverstärker-Schaltung simultan gespeichert werden können.
Staggered refresh for dram array.
Versetzte Auffrischung für DRAM-Matrix.
METHOD AND STRUCTURE FOR UTILIZING A DRAM ARRAY AS SECOND LEVEL CACHE MEMORY
VERFAHREN UND STRUKTUR ZUR VERWENDUNG EINER DRAM-MATRIX FÜR EINEN ZWEITE-STUFE-CACHESPEICHER
Select circuit for a DRAM array and method for testing the data retention capability of a DRAM array
Auswahlschaltkreis für eine DRAM-Matrix und Verfahren zum Testen der Datenspeicherfähigkeit einer DRAM-Matrix
Apparatus as claimed in claim 25 and in which the message bit address location information is logically partitioned in the DRAM array into a plurality of similar sections.
Einrichtung nach Anspruch 25, bei der die Lage-Information der Nachrichten-Bit-Adresse auf logischem Wege in der DRAM-Gruppe in eine Vielzahl von ähnlichen Abschnitten unterteilt ist.
A semiconductor memory device according to claim 1 wherein the plurality of cells arranged in rows and columns in said DRAM array are dynamic memory cells and the plurality of memory cells arranged in a matrix of rows and columns in said SRAM array are static memory cells.
Halbleiterspeichereinrichtung nach Anspruch 1, bei der die Mehrzahl der in Zeilen und Spalten in dem DRAM-Feld angeordneten Zellen dynamische Speicherzellen sind und die Mehrzahl der in einer Matrix aus Zeilen und Spalten in dem SRAM-Feld angeordneten Speicherzellen statische Speicherzellen sind.
A method as claimed in claim 11 and in which crossbar switching is interposed between each system I/O resource data port and the DRAM array for bidirectionally switching the correct data port to the correct DRAM bank for each transfer.
Verfahren nach Anspruch 11, bei dem eine Kreuzschienen-Schaltvorrichtung zwischen jeden System-I/O-Ressourcen-Datenkanal und die DRAM-Gruppe eingesetzt ist, um den korrekten Datenkanal in beiden Richtungen an den korrekten DRAM-Satz für jede Übertragung anzuschalten.
A terminal system according to any foregoing claim wherein the shared RAM array comprises a DRAM array, such as a VRAM, or a SRAM array.
Endgerätsystem nach einem der vorstehenden Ansprüche, wobei das gemeinsame RAM-System ein DRAM-(dynamischer Direktzugriffsspeicher)-Feld, wie beispielsweise VRAM-(Videodirektzugriffsspeicher) oder ein SRAM (statischer Direktzugriffsspeicher)-Feld aufweist.