Vertaling van "KiB data RAM" in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
The chip contains a high-performance, low-power DSP processor core VS DSP4, working memory, 5 KiB instruction RAM and 0.5 KiB data RAM for user applications, serial control and... 15.00€
Der Chip basiert auf dem High Performance, Low Power VS DSP4 Prozessorkern mit 5 kByte Befehls-RAM und 0.5 kByte Daten-RAM für eigene Applikationen, einem seriellen Control- und...
VS1011 contains a high-performance, low-power DSP processor core VS DSP4, working memory, 5 KiB instruction RAM and 0.5 KiB data RAM for user applications, serial control and... 15.00€ excl.
Der VS1011 basiert auf dem High Performance, Low Power VS DSP4 Prozessorkern mit 5 kByte Befehls-RAM und 0.5 kByte Daten-RAM Audio Decoder und IMA ADPCM Encoder. Ein Ogg Vorbis Encoder kann nachträglich geladen werden. VS1053 basiert auf dem einem seriellen Control- und...
The chip contains a high-performance, low-power DSP processor core VS DSP4, working memory, 5 KiB instruction RAM and 0.5 KiB data RAM for user applications, serial control and... 15.00€ excl.
Der Chip basiert auf dem VS DSP4 Prozessorkern mit 5 kByte Befehls-RAM und 0.5 kByte Daten-RAM für eigene Applikationen, auf dem High Performance, Low Power VS DSP4 Prozessorkern mit 5 kByte Befehls-RAM und 0.5 kByte Daten-RAM das lizenzfreie Ogg Vorbis Format unterstützt.
Andere resultaten
Two data operands can be accessed from the on-chip data RAM per instruction cycle.
Zwei Datenoperanden können von den Aufchip Daten RAM pro Anweisungszyklus erreicht werden.
A cache memory according to any one of the preceding claims which comprises a branch target buffer for holding in each said data RAM a target address for a branch instruction.
Cachespeicher nach einem der vorherigen Ansprüche, der einen Verzweigungszielpuffer umfasst, um in jedem Daten-RAM eine Zieladresse für eine Verzweigungsanweisung zu speichern.
A display system according to claim 1 or 2 wherein the display storing means is a display data RAM.
Anzeigesystem nach Anspruch 1 oder 2, bei dem die Anzeigespeichereinrichtung ein Anzeigedaten-RAM ist.
The DAC overcomes the jitter issues of S/PDIF by reading the music into a "rotating" data RAM buffer independently of its timing signal and reading it out again clocked by one of ten extremely low noise, fixed frequency crystal sine-wave oscillators.
Den Jitterproblemen der S/PDIF-Technologie wird im DAC dadurch entgegengewirkt, dass die Daten getrennt vom Zeitsignal in einen Ringspeicher eingelesen und von einem der zehn extrem störarmen Fixfrequenz-Oszillatoren neu getaktet werden.
The cache of claim 1 wherein in said SRAM mode, both a Tag RAM portion and a data RAM portion are mapped to address locations.
Cache nach Anspruch 1, bei dem im SRAM-Modus sowohl ein Tag-RAM-Teil als auch ein Daten-RAM-Teil auf Adressorte abgebildet sind.
The ARM Cortex -M3 processing core offers high code density, efficient data RAM usage, fast interrupt handling, and is strongly supported by leading third-party tools and software suppliers.
ARM Cortex-M3 Prozessorkern bietet eine erstklassige Codedichte, einen RAM-Speicher für den effizienten Datenzugriff, ein sehr effizientes Interruptsystem und wird von relevanten Tools und Software von Drittherstellern unterstützt.
Also, not all of the data RAM in PIC16 devices is available to the ladder logic program.
Auch steht nicht das gesamte Daten RAM für die PIC16-Prozessoren für die Kontaktplan-Programmierung zur Verfügung.
The image data is, after being subjected to image processing in the image processing section 44 as required, stored in the storage means, for example, an image data RAM 45.
Die Bilddaten werden, nachdem sie bei Bedarf in dem Bildverarbeitungsabschnitt 44 einer Bildverarbeitung unterzogen wurden, in den Speichermitteln, z. B. in einem Bilddaten-RAM 45 gespeichert.
SIMD instruction set, featured a larger 64 KiB Level 1 cache (32 KiB instruction and 32 KiB data), and an upgraded system-bus interface called Super Socket 7, which was backward compatible with older Socket 7 motherboards.
Er hat einen 64 KiB großen Level-1-Cache (je 32 KiB für Daten und Instruktionen), benötigt 2,2 Volt Betriebsspannung und wurde mittels eines 0,25-Mikrometer-Prozesses hergestellt.
Furthermore, the selector 123 generates an output which is fed to a controlled with the T - clock 01 6-bit bank B address register BAD 132 and then as a bank B address data RAM 132-0 in the bank B-RAM is input 126th
Weiterhin erzeugt der Selektor 123 eine Ausgabe, die einem mit dem T 01 -Takt gesteuerten 6-Bit-Bank-B-Adressenregister BAD 132 zugeführt wird und dann als Bank-B-RAM-Adreßdatensignal 132-0 in das Bank- B-RAM 126 eingegeben wird.