Vertaling van "cache line" in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
The compilers include support for advanced, dynamic data alignment strategies, including loop peeling, to generate aligned loads and loop unrolling to match the prefetch of a full cache line.
Die Compiler unterstützen erweiterte, dynamische Daten-Alignment-Strategien, einschließlich Loop Peeling, um abgestimmte Ladevorgänge zu erzeugen, und Loop Unrolling zum Vorablesen einer vollen Cache-Zeile.
A data memory unit according to any one of the preceding claims wherein said data cache is configured to set a lock bit associated with said cache line that is to be locked.
Datenspeichereinheit gemäß einem der vorhergehenden Ansprüche, wobei der Datencache-Speicher ausgebildet ist, ein Sicherungsbit zu setzen, das mit der zu sichernden Cache-Zeile verknüpft ist.
The method of claim 1 including flushing a cache line in said cache memory that has not been written through to a source memory.
Verfahren nach Anspruch 1, das ein Flushing einer Cache-Line im Cachespeicher, die nicht zu einem Quellspeicher durchgeschrieben worden ist, umfasst.
The apparatus of claim 7, further comprising means for generating a combined write instruction (270) including at least two of the received instructions based upon whether the portions of instructions stored in the buffer represent a full cache line.
Gerät nach Anspruch 7, ferner mit einer Einrichtung zum Erzeugen eines kombinierten Schreibbefehls (270), der wenigstens zwei der empfangenen Befehle enthält, in Abhängigkeit davon, ob die in dem Puffer gespeicherten Befehlsabschnitte eine volle Cache-Line darstellen.
A method as claimed in claim 1, wherein said speculatively invalidating comprises toggling a validity bit associated with the cache line.
Verfahren nach Anspruch 1, wobei das spekulative Ungültigerklären das Umschalten eines Gültigkeitsbits umfasst, das der Cash-Zeile zugeordnet ist.
A cache subsystem as claimed in claim 6, wherein if the at least one check is performed and does detect an error, the cache controller (419) is further configured to reverse the speculative invalidation by toggling the validity bit associated with the cache line.
Cash-Subsystem nach Anspruch 6, wobei, wenn die mindestens eine Prüfung ausgeführt ist und keinen Fehler erkennt, die Cash-Steuerung (419) ferner ausgebildet ist, die spekulative Ungültigerklärung umzukehren, indem das der Cash-Zeile zugeordnete Gültigkeitsbit umgeschaltet wird.
A method according to claim 24, wherein the recorded states includes a cache protocol state for each referenced cache line.
Verfahren nach Anspruch 24, wobei der aufgezeichnete Status einen Cache-Protokoll-Zustand für jede Cache-Zeile enthält, auf die verwiesen wird.
2 channels operating in lockstep (cache line is split across both channels), 3rd channel is unused
2 Kanäle, die im Lockstep funktionieren (Cache-Zeile ist über beide Kanäle geteilt), 3. Kanal wird nicht verwendet
An apparatus (10) as described in claim 1 wherein each cache line is 200 bits long.
Vorrichtung (10) nach Anspruch 1, wobei jede Cache-Zeile 200 bits lang ist.
A cache line of at least one of the cache blocks (12) is selected on the basis of virtual address.
Eine Cache-Zeile mindestens eines der Cache-Blöcke (12) wird auf der Grundlage der virtuellen Adresse ausgewählt.
The apparatus as set forth in claim 1, wherein said lock bit circuitry for controlling the state of the at least one lock bit for each cache line is controlled by instructions issued by an application process executing on the computer system.
Die Einrichtung nach Anspruch 1, wobei die Verriegelungsbit-Schaltung zum Steuern des Zustandes des zumindest einen Verriegelungsbits für jede Cache-Zeile durch von einem auf dem Computersystem ausgeführten Anwendungsprozess ausgegebenen Befehle gesteuert wird.
A method as in any of claims 1 to 5, wherein the block of data contains half as much data as a full cache line in the cache.
Ein Verfahren gemäß einem beliebigen der Ansprüche 1 bis 5, bei dem der Datenblock halb so viele Daten wie eine volle Cache-Zeile in dem Cache enthält.
The multiprocessor computer system of claim 1 wherein the second processor further comprises means for writing back the modified cache line to the main memory on the bus following completion of the write cycle of the first processor.
Das Multi-Prozessor-Computersystem nach Anspruch 1, wobei der zweite Prozessor ferner Mittel zum Rückschreiben der modifizierten Cache-Zeile zu dem Hauptspeicher auf dem Bus nach dem Abschluß des Schreibzyklus des ersten Prozessors aufweist.