Vertaling van "Cache-Line" in Engels
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Verfahren nach Anspruch 1, das ein Flushing einer Cache-Line im Cachespeicher, die nicht zu einem Quellspeicher durchgeschrieben worden ist, umfasst.
The method of claim 1 including flushing a cache line in said cache memory that has not been written through to a source memory.
Gerät nach Anspruch 7, ferner mit einer Einrichtung zum Erzeugen eines kombinierten Schreibbefehls (270), der wenigstens zwei der empfangenen Befehle enthält, in Abhängigkeit davon, ob die in dem Puffer gespeicherten Befehlsabschnitte eine volle Cache-Line darstellen.
The apparatus of claim 7, further comprising means for generating a combined write instruction (270) including at least two of the received instructions based upon whether the portions of instructions stored in the buffer represent a full cache line.
Geladene Befehle werden an der Grenze einer Cache-Line (32 Byte) ausgerichtet.
Loaded commands are aligned to a cache line (32-byte) boundary.
Verfahren nach Anspruch 30, wobei das Erzeugen der Vorhersage der Zieladresse des Rücksprungbefehls durch den Rücksprungstack (104) das Erzeugen der Zieladresse abhängig davon umfasst, ob der BTAC (102) vorhersagt, dass der Rücksprungbefehl in der Cache-Line vorhanden ist.
The method of claim 30, wherein said return stack (104) generating the prediction of the target address of the return instruction comprises generating the target address in response to said BTAC (102) predicting the return instruction is present in the cache line.
Mikroprozessor (100; 500) nach Anspruch 13, wobei der Rücksprungstack (104) die erste Vorhersage abhängig davon liefert, dass der BTAC (102) die Anzeige liefert, die angibt, dass der Rücksprungbefehl in der Cache-Line vorhanden ist.
The microprocessor (100; 500) of claim 13, wherein said return stack (104) provides said first prediction in response to said BTAC (102) providing said indication that said return instruction is present in said cache line.
Verfahren nach Anspruch 20, worin vor dem Datenübertragungsschritt ein Schritt erfolgt, in dem festgestellt wird, dass die Eingabeschlangengruppe mindestens eine Cache-Line an Daten enthält.
A method as described in Claim 20 wherein before the transferring data step there is the step of determining that the input queue group has at least one cache line of data.
Dies kann beispielsweise eintreten, wo ein JCC eine Cache-Line kreuzt (aufgrund eines Cache-Miss) oder wo er eine Seitengrenze kreuzt (aufgrund eines Translation Lookaside Buffer Miss), wobei in diesem Fall der Cache den CMP ohne den JCC speichern kann.
This may occur, for example, where JCC is crossing a cache line (due to a cache miss) or crossing page boundary (due to a translation look-aside buffer miss), in which case the cache may store the CMP without the JCC.
Bei darauffolgenden Lookups in der den CMP speichernden Cache-Line kann der Cache den fehlenden JCC als einen verfehlten Zugriff interpretieren und der JCC kann als der Anfügepunkt für die nächste Operation zum Füllen des Caches markiert werden.
On subsequent lookups to the cache line storing the CMP, the cache may interpret the missing JCC as a missed access and the JCC may be marked as the append point for the next cache fill operation.
Der Cache besitzt die einzige Kopie der Cache-Line und hat sie nicht modifiziert (clean, unmodified).
Exclusive This cache has the only copy of the line, but the line is clean (unmodified).
Der Cache besitzt eine von mehreren aktuellen Kopien der Cache-Line.
Shared This line is one of several copies in the system.
Cache-Line/Cache-Zeile[Bearbeiten | Quelltext bearbeiten] Eine Cache-Line ist die kleinste Verwaltungseinheit innerhalb des Caches von Prozessoren. Es handelt sich dabei um eine Kopie eines Speicherbereichs.
How caches work[change | change source] Diagram of a CPU memory cache A cache is a block of memory for storing data which is likely used again.
Es umfasst alle möglichen Zustände einer Cache-Line, die auch von anderen Protokollen her bekannt sind.
Die Cache-Line ist ungültig. Wird sie vom Prozessor angefragt, tritt ein Cache-Miss auf, und die Daten müssen aus dem Hauptspeicher (oder einem anderen Cache) geholt werden.
Unlike the MESI protocol, a shared cache line may be dirty with respect to memory; if it is, some cache has a copy in the Owned state, and that cache is responsible for eventually updating main memory.
