Gesproken tekst vertalen, offlinefuncties, synoniemen, vervoegingen, educatieve spelletjes
Publiciteit
Sluit u aan bij Reverso, het is gratis en gemakkelijk!
stateflow model
Vertaling van "stateflow model" in Duits
Stateflow-Modell
The Simulink and Stateflow model comprises approximately 30 nodes and 30 pathway submodels, which we developed as Stateflow charts.
Das Simulink- und Stateflow-Modell umfasst etwa 30 Teilmodelle von Knoten und 30 Teilmodelle von Leitungen, die in Stateflow-Charts näher beschrieben werden.
We used UPP2SF, a model translation tool developed at Penn, to automatically convert our timed-automata-based models in UPPAAL into a Simulink and Stateflow model for simulation and testing (Figure 3).
Es wurde UPP2SF verwendet, wobei es sich um ein Modellumwandlungs-Tool handelt, das an der University of Pennsylvania entwickelt wurde. Es wandelt die UPPAAL Realzeitmodelle für Simulation und Tests automatisch in ein Simulink- und Stateflow-Modell um (Abbildung 3).
Model Compare from dSPACE can be used with any TargetLink, MathWorks Simulink or Stateflow model, and also supports libraries.
Model Compare von dSPACE kann mit jedem TargetLink-, MathWorks Simulink- oder Stateflow-Modell eingesetzt werden und unterstützt auch Bibliotheken.
We used HDL Coder to generate VHDL code from the Simulink and Stateflow model, enabling us to deploy the heart-on-a-chip on an Altera FPGA (Figure 4).
Es wurde der HDL-Coder verwendet, um aus dem Simulink- und Stateflow-Modell VHDL-Code zu generieren, der den Einsatz des „Heart-on-a-Chip" auf einem Altera FPGA (Abbildung 4) ermöglichte.
You can create links between requirements and your design by dragging a requirement from the requirements browser and dropping it on Simulink or Stateflow model objects.
Sie können Links zwischen Anforderungen und Ihrem Design erstellen, indem Sie eine Anforderung aus dem Anforderungs-Browser ziehen und auf Simulink- oder Stateflow-Modellobjekten ablegen.
A more conventional approach would have been to start with the Simulink and Stateflow model and then perform the formal verification using Simulink Design Verifier.
Ein eher herkömmlicher Ansatz wäre gewesen, mit einem Modell von Simulink und Stateflow zu beginnen und im Anschluss unter Verwendung des Simulink Design Verifier die formelle Verifikation durchzuführen.
Behind the scenes, the Penn Virtual Heart Model Simulator uses a MATLAB script to generate a Simulink and Stateflow model based on the requested topology and configuration parameters. Next Steps
Im Hintergrund verwendet der virtuelle Herzmodellsimulator von der University of Pennsylvania ein MATLAB-Skript, um ein Simulink- und Stateflow-Modell zu generieren, das auf der gewünschten Topologie sowie den Konfigurationsparametern basiert.
Synoniemen voor stateflow model in het Engels
Woord & uitdrukking van de dag
Afbeelding van de dag
Suggesties
Resultaten: 7. Exact: 7. Verstreken tijd: 25 ms.
