Traduction de voix, fonctionnalités offline, synonymes, conjugaison, jeux éducatifs
Publicité
Rejoignez Reverso, c'est gratuit et rapide !
HDL code generation
Traduction de "HDL code generation" en allemand
HDL-Codegenerierung
HDL Code-Generierung
Codegenerierung
HDL-Codeerzeugung
HDL-Code-Erzeugung
Connecting algorithm design to hardware implementation involves more than just HDL code generation.
Die Verknüpfung von Algorithmenentwurf und Hardwareimplementierung umfasst mehr als nur die HDL-Codegenerierung.
Figure 6. Controller algorithm models for C and HDL code generation.
Abbildung 6: Modelle des Regelungsalgorithmus für die C- und HDL-Codegenerierung.
Generate a SystemVerilog test bench from a Simulink model during HDL code generation.
Generieren Sie während der HDL-Codegenerierung eine SystemVerilog-Testbench aus einem Simulink-Modell.
To start adapting your algorithm for HDL code generation, download the HDL Coder Evaluation Reference Guide.
Um mit der Anpassung Ihres Algorithmus an die HDL-Codegenerierung zu beginnen, laden Sie den HDL Coder Evaluation Reference Guide herunter.
The system toolbox supports fixed-point arithmetic and C or HDL code generation.
Die System Toolbox unterstützt Festkomma-Arithmetik und die automatische Generierung von C-Code und HDL-Code.
Estimate code footprint, FPGA power consumption, and design complexity of generated code early in your design process using products for embedded code generation and HDL code generation and verification.
Die Menge Code, der FPGA-Stromverbrauch und die Entwicklungskomplexität des erzeugten Codes kann mit Produkten für die Erzeugung eingebetten Codes und HDL-Code-Erzeugung und Verifizierung zu einem frühen Zeitpunkt im Entwicklungsprozess geschätzt werden.
Handling of last minute changes, visualisation of the register attributes for hard and software engineers, flexible HDL code generation (RTL and behavioral) and consistency ensurance between all register related files are the challenges Regtify was built for.
Flexible Code-Generierung, schnelle Änderungsmöglichkeiten, effiziente Darstellung der Register-Eigenschaften für Hard- und Software-Ingenieure sowie die Sicherstellung von Konsistenz zwischen Spezifikation und Design sind die Anforderungen, für die Regtify entwickelt wurde.
Communications Blockset software seamlessly integrates with other MathWorks tools for filter design and C and HDL code generation, and interfaces to third party verification tools and DSP development and rapid prototyping environments.
Die Communications Blockset-Software ist eng auf andere MathWorks-Werkzeuge für die Filterkonstruktion und C- und HDL-Codeerstellung abgestimmt und verfügt über eine Schnittstelle zu Prüfwerkzeugen und DSP-Entwicklungs- bzw. Rapid-Prototyping-Umgebungen von Drittanbietern.
Learn to prepare Simulink models for HDL code generation, generate HDL code and testbench for a compatible Simulink model, and perform speed and area optimizations.
Erfahren Sie, wie Sie Simulink-Modelle für die Generierung von HDL-Code vorbereiten, HDL-Code und eine Testbench für ein kompatibles Simulink-Modell generieren sowie Geschwindigkeits- und Flächenoptimierungen durchführen können.
HDL code generation for FPGAs and ASICs
HDL-Codeerzeugung für FPGAs und ASICs
Intel DSP Builder adds Intel-specific blocks to Simulink, which can be integrated with native blocks for simulation and HDL code generation.
Xilinx System Generator for DSP und Xilinx Model Composer fügen spezifische Blöcke von Xilinx zu Simulink hinzu, die zur Simulation und Codegenerierung in native Blöcke integriert werden können.
Support for HDL code generation for FPGAs and ASICs is available using Simulink HDL Coder.
Support für die Erzeugung von HDL-Code für FPGAs und ASICs findet sich im Simulink HDL Coder.
Xilinx System Generator for DSP and Xilinx Model Composer add Xilinx-specific blocks to Simulink for system-level simulation and hardware deployment. System Generator blocks can be integrated with native Simulink blocks for HDL code generation.
Xilinx System Generator for DSP und Xilinx Model Composer fügen spezifische Blöcke von Xilinx zu Simulink hinzu, die zur Simulation und Codegenerierung in native Blöcke integriert werden können.
Synonymes et analogies de "HDL code generation" en anglais
Le mot et l’expression du jour
L’image du jour
Résultats: 23. Exacts: 23. Temps écoulé: 38 ms.
