Many engineers and scientists are either not familiar with these complex languages or require a tool that gives them faster design productivity at a higher level of abstraction to simplify the process of generating FPGA code.
Viele Ingenieure und Wissenschaftler sind jedoch entweder mit diesen komplexen Sprachen nicht vertraut oder benötigen ein Werkzeug, das die Produktivität bei der Entwicklung auch auf einer höheren Abstraktionsebene noch zu steigern vermag und so den Vorgang zur Erzeugung von FPGA-Code vereinfacht.
Autres résultats
Thanks to the predefined function blocks, you no longer have to program or generate FPGA code.
Mit den vordefinierten Funktionsblöcken müssen Sie keinen FPGA-Code mehr programmieren oder generieren.
Option 3 allows you to program the FPGA code of the connected transmitter.
Option 3 ermöglicht die Programmierung des FPGA-Codes für den angeschlossenen Transmitter.
All aspects related to the embedding and timing of data are located on the motherboard as FPGA code.
Auf der Hauptplatine befinden sich alle Aspekte hinsichtlich Einbettung und Timing von Daten als FPGA Code.
The following LabVIEW FPGA code shows a how to generate a PWM output signal
Der folgende LabVIEW-FPGA-Code zeigt, wie ein PWM-Ausgangssignal erzeugt wird
Integration of your FPGA code into existing pre-defined FPGA configurations
Methods are also provided to synchronize your LabVIEW FPGA code to the RIO Scan Interface I/O updates.
Des Weiteren werden Methoden bereitgestellt, um den LabVIEW-FPGA-Code mit den Updates der RIO-Scan-Interface-I/O zu synchronisieren.
This powerful, yet easy-to-use FPGA development environment allows users to create, debug and deploy FPGA code without ever leaving the graphical development environment.
Diese leistungsstarke und dennoch einfach zu verwendende FPGA-Entwicklungsumgebung ermöglicht Benutzern das Erstellen, Debuggen und Bereitstellen von FPGA-Code ohne jemals die grafische Entwicklungsumgebung zu verlassen.
Plus, adding hardware-level FPGA code to your EtherCAT RIO slaves gives you the ability to offload processing from the controller and reduce response time by making intelligent decisions at the node.
Außerdem ermöglicht die Ergänzung der EtherCAT-Slaves um anwenderdefinierten FPGA-Code auf Hardwareebene die Auslagerung der Signalverarbeitungsleistung vom Controller auf das dezentrale System.
extension of the existing FPGA-code of the MTCA.-based RF controller (LLRF) by the developed feedback algorithms
For additional functionality the FPGA code can be changed to make an application-specific solution using VHDL tools or a graphical FPGA design platform, thus reducing the detailed VHDL knowledge previously required.
Für einen darüber hinausgehenden Funktionsumfang kann der FPGA-Code mit Hilfe von VHDLWerkzeugen oder einer grafischen Entwicklungsumgebung in eine anwendungsspezifische Lösung umgewandelt werden. Hierfür ist heutzutage nur minimales VHDL-Wissen erforderlich.
Perform hardware verification from test benches in MATLAB or Simulink by generating FPGA bitstreams through integration with Xilinx, Intel, and Microsemi development tools.
Führen Sie eine Hardware-Verifikation von Testbenches in MATLAB oder Simulink aus durch, indem Sie FPGA-Bitstreams mithilfe der Integration in Entwicklungstools von Xilinx, Intel und Microsemi generieren.
[BAE V7.2.038] New Schematic Editor function for generating FPGA symbols from pin description import files.
[BAE V7.2.038] Neue Schaltplaneditor-Funktion zur Generierung von FPGA-Symbolen aus importierten Pinbeschreibungsdateien.
Contenu potentiellement sensible ou inapproprié
Les exemples vous aident à traduire le mot ou l’expression cherchés dans des contextes variés. Ils ne sont ni sélectionnés ni validés par nous et peuvent contenir des mots ou des idées inappropriés. Signalez des exemples à modifier ou à retirer. Les traductions potentiellement sensibles, inappropriées ou familières sont généralement marquées de rouge ou d’orange.